Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

FPGA MIDI-синтезатор MBFTDI FTDI Снеговик ЭФО condition execution шаговый двигатель Raspberry капча SL4A шаговый мотор Новая версия 1 редактор иллюминация tesbench update амплитудная модуляция Введение в Verilog Пятый урок отладка Spectra-Q RISC-V front edge Verilog Cyclone V Frambuffer Hello SCR1 MIDI Cyclone IV System Verilog процессор ARM Marsohod3GW gray counter командировка ПЛИС CPLD clock domain Phase-Lock Loop Altera схема программатора Linux инструкция Quartus II Quartus II Второй урок Иерархия проекта MAX10 debug ModelSim synchronizer

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты
Фильтры
Список материалов в категории Проект графического терминала USBTerm
Заголовок Дата создания Просмотры
Демонстрация работы USB хоста для платы Марсоход3bis 24 февраля 2016 Просмотров: 6587
Сложности разработки USB хоста для проекта USBTerm. 23 февраля 2016 Просмотров: 8967
Копирование экрана виртуальной машины на терминал USBTerm 03 февраля 2016 Просмотров: 7764
Как работает видеоадаптер проекта USBTerm 21 января 2016 Просмотров: 8271
Проект USB тонкого клиента на базе платы Марсоход3. 04 декабря 2015 Просмотров: 11858

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

FTDI гитара Verilog always Step Motor USB анализатор защелка поведенческие блоки Обновление сайта Icarus амплитудная модуляция генератор WEB интерфейс MAX II MS Visual Studio проект Quartus II COM-порт Ethernet пакет HDMI платы разработчика Initial Ram Disk display Нанотехнологии суперкрепление ALARM Quartus II Marsohod2 USB приемник и USB ScratchBoard схемотехника Модуль приемника USB Altera Quartus II Как улучшить проект USB клеточный автомат FPGA Cyclone IV системные функции Amber ARM MBFTDI 28byj-48 но не выиграли Jtag Server симуляция Icarus Verilog TFilter Убить MAX уроки Quartus II сигнал радио защелкаб latch счетчик по модулю crosstool-ng

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама