Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

делитель частоты FPGA робот Serial port USB HOST мотор MAX II WebServer HTTP-GET Quartus II Yosys FIR Comp HC-SR04 декодер SDRAM плата Марсоход Marble Machine USB приемник python видеоадаптер Verilator Music FIFO машинка Canon RC6 serial port Verilog частотомер светодиод async FIFO сенсор ИК приемник FM радио Cyclone IV Etherium Игра Жизнь внутри ПЛИС Марсоход ПЛИС River Raid Марсоход2 web server Немного теории Modelsim RISC-V Altera цифровая логика Часть2 Комбинаторная логика Декодер тестбенч Verilog на русском Verilog

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты
Фильтры
Список материалов в категории Проект графического терминала USBTerm
Заголовок Дата создания Просмотры
Демонстрация работы USB хоста для платы Марсоход3bis 24 февраля 2016 Просмотров: 6587
Сложности разработки USB хоста для проекта USBTerm. 23 февраля 2016 Просмотров: 8967
Копирование экрана виртуальной машины на терминал USBTerm 03 февраля 2016 Просмотров: 7764
Как работает видеоадаптер проекта USBTerm 21 января 2016 Просмотров: 8271
Проект USB тонкого клиента на базе платы Марсоход3. 04 декабря 2015 Просмотров: 11858

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

blake8 Обновление статей MIPSfpga OpenCores FPGA Cyclone IV ПЛИС TCL Script Симуляция FPGA лабиринт USB sender Altera Quartus II Clock Domain Cross VHDL RTLViewer CPLD Атлантис в космосе Verilog на русском Buttons примеры проектов Марсоход3bis ARM core работающего в Ubuntu Linux Майнер с алгоритмом Blake ternary logic новая плата Марсоход2 новая плата Марсоход дальномер iverilog always Amber FTDI2232HL Bitbang mode Verilog тестбенч плата разъемов игра жизнь Jtag Server flip-flop Quartus Prime Ethernet RISC-V FIR Comp Отладка программ в MIPSfpga Что такое JTAG button initial statement VSYNC Verilog State Machine Framework снеговик Спектр сигнала

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама