Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Передаем Ethernet-пакет Update сайта марсоход часы системные функции Quartus Prime VSYNC FPGA Cyclone III Marsohod2 плата Марсоход симуляция OpenOCD Verilog синус MBFTDI Загрузка Quartus Web Prime Altera RTLViewer USB дескрипторы VHDL audacity RTLViewer микроконтроллер Марсоход3GW драйвер устройства debug Сколково MIPSfpga управление bluetooth редактор branch ПЛИС внутри ПЛИС Нанотехнологии суперкрепление терминал Плата в PCAD2002 Spectra-Q симулятор Программное обеспечение тестбенч web server flipflop шилд последовательный порт технология микросхем fpga ПЛИС Altera Итак синхронное ФИФО шаговый двигатель

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты
Фильтры
Список материалов в категории Проект графического терминала USBTerm
Заголовок Дата создания Просмотры
Демонстрация работы USB хоста для платы Марсоход3bis 24 февраля 2016 Просмотров: 6587
Сложности разработки USB хоста для проекта USBTerm. 23 февраля 2016 Просмотров: 8967
Копирование экрана виртуальной машины на терминал USBTerm 03 февраля 2016 Просмотров: 7764
Как работает видеоадаптер проекта USBTerm 21 января 2016 Просмотров: 8271
Проект USB тонкого клиента на базе платы Марсоход3. 04 декабря 2015 Просмотров: 11858

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Life Game проект Quartus II FPGA script Волк-Коза-Капуста второй вариант Linux Простая USB функция Gowin Blockchain mbftdi - SVF Player триггер Фильтр TAP controller Altera Часики Плата Марсоход2 и Matlab Simulink Verilog Техническое зрение CPLD измерение частоты make vmlinux плата Марсоход схемотехника дальномер MAX10 Передаем Ethernet-пакет светодиод Serial port MPSSE Умный дом MIDI примеры проектов MBFTDI Quartus II ЭФО Icarus Verilog Verilog VPI Verilog System Tasks 28BYJ-48 АЦП OSER10 Симулятор в Quartus v13 Управление медиацентром OpenCores MCY316 Download MAX II форсунки

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    sergey1 27.06.2024 07:55
    Очень познавательно для тех, кто начинает работу с квартусом

    Подробнее...

     
  • PICORV32 PicoSoc в плате MCY112

    Гость 26.06.2024 02:51
    А какой объём ПЛИС занимает этот проект?

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Руслан43 26.05.2024 14:51
    Нужно ПО для анализа спектра БПЛА,если кто то сможет помочь,жду предложения на почту ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    chulya 25.05.2024 05:29
    super klassnii urok spasibo ogromnoe!!!!!!! !!!!!!!!!!!!!!! !!!!!!!!!!!!!!! !!!!!!

    Подробнее...

     
  • rPLL в проектах для микросхем FPGA Gowin

    azesmbog 06.05.2024 11:00
    На самом деле такая возможность есть, хоть и не очевидная :) Открываем IP Core Generator и справа ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама