Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
частотомер
ARM core
button
Half-step
примеры проектов
MTBF
MAX II
система на кристалле
FPGA
MBFTDI
Jukebox
Quartus II
Altera
PM-радио
MAX10
ПЛИС
random
шаговый двигатель
Marsohod2
дешифратор
Новый год
Build
Virtual JTAG
FIR Comp
Verilog
UsbBlaster
Шкатулка
тестбенч
симуляция
Gowin
MAX3000A
Мультик
time-to-digital
мультиплексор
MCY112
программатор MBFTDI
sdram
memcpy
Visual Studio
USB протокол
python
Фазовая модуляция
script
плата Марсоход
CPLD
новая плата Марсоход
Etherium
UART
USB core function
Scr1
Комментарии
Пошаговая инструкция: создаем проект Quartus II
mikushin
07.11.2025 07:29
******************************************************************* Info: Running Quartus II Analysis ...
Подробнее...
Введение в Verilog, Второй урок. Иерархия проекта.
Михаил_
29.10.2025 14:04
Как поведет себя однобитный сумматор при поступлении двух единиц на вход? Согласно таблице истинности ...
Подробнее...
Установка Intel Quartus Prime Lite Edition
ника
27.10.2025 17:03
:lol:
Подробнее...
Введение в Verilog. Пятый урок, Синхронная логика.
Лаврентий
25.10.2025 03:18
Упоминаемая во всех пяти уроках "Комбинаторная логика" - это всё-таки Комбинационная логика. Поскольку ...
Подробнее...
Разворот бит в шине на Verilog
rus
07.10.2025 11:30
reg [7:0]src; //reverse? wire [0:7]re1; assign re1 = src; //does not work.. Но это так не работает! Почему ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Моя корзина покупок
Ваша корзина пуста.
Вернуться в магазин
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
breadboard
Симуляция
CRC32
MCY316
Open Hardware
система на кристалле
IR control
фреймбуффер
Altera
Quartus
Marsohod3GW
точка останова
ILMS5360
channel B
тестбенч
LFSR
CPLD
USB sender
toolchain
интерпретатор
Фреймбуффер
FPGA
ARM core
Modelsim
MINGW
Код Грея
USB программатор
ИК приемник
КИХ
измерение
MBFTDI
тестбенч верилог
SVF Player
instruction set
MAX10
Quartus II
VHDL
USB HOST
MAX II
снеговик
Портирование проекта
Serial
измерение длительности
Verilog
Космос
ДНК
Intel
передача пакета
Low Speed
counter
Комментарии
Пошаговая инструкция: создаем проект Quartus II
mikushin
07.11.2025 07:29
******************************************************************* Info: Running Quartus II Analysis ...
Подробнее...
Введение в Verilog, Второй урок. Иерархия проекта.
Михаил_
29.10.2025 14:04
Как поведет себя однобитный сумматор при поступлении двух единиц на вход? Согласно таблице истинности ...
Подробнее...
Установка Intel Quartus Prime Lite Edition
ника
27.10.2025 17:03
:lol:
Подробнее...
Введение в Verilog. Пятый урок, Синхронная логика.
Лаврентий
25.10.2025 03:18
Упоминаемая во всех пяти уроках "Комбинаторная логика" - это всё-таки Комбинационная логика. Поскольку ...
Подробнее...
Разворот бит в шине на Verilog
rus
07.10.2025 11:30
reg [7:0]src; //reverse? wire [0:7]re1; assign re1 = src; //does not work.. Но это так не работает! Почему ...
Подробнее...
На форуме
Нет сообщений для показа
Реклама
Подробнее...