Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
мультиплексор
Altera Quartus II
SVF Player
Intel
Cyclone III
Марсоход2
JTAG
программатор
MAX10
инерциоид
FTDI
результат
Altera
защелка
ИК приемник
сумматор
Quartus Prime
Шасси
python
Quartus II
плата Марсоход
машинка
jtagserver
ПЛИС
Icarus
Icarus Verilog
АЦП
машина состояний
MAX II UFM
процессор ARM
SDR-Radio
AMBER ARM v2a
видеоигра
Gowin
winrad dll
фреймбуффер
колебательный контур
эффект ЭХО
отладка
Симуляция
CPLD
Dhrystone
Double Edge Triggered Flip-Flop
FIFO
управление через Bluetooth
CPLD MAX II
MBFTDI
OSER10
counter
дешифратор
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Оферта
Магазин
Корзина
Оформить заказ
История заказов
Мои данные
Вход
Интернет магазин marsohod.org
Моя корзина покупок
Ваша корзина пуста.
Вернуться в магазин
Copyright MAXXmarketing GmbH
JoomShopping Download & Support
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
тестбенч
TAP Controller
SDRAM
стабильность
MS Visual Studio
USB core function
opencores
XMODEM
CPLD MAX II
ПЛИС
hello-world
текстовый дисплей
язык Verilog
SignalTap
icarus-verilog
Марсоход3bis
Мультик
PCAD
button
бренд
Quartus Prime
RTLViewer
механика
New Year Tree
Плата Марсоход
Cyclone III
FTDI
Марсоход
конденсатор
MAX II
удаленное управление
CORDIC
спектр
дешифратор
защелка
crosstool-ng
RTL Viewer
debug
LMX9838
Altera
измерение частоты
КИХ
Lattice
CPLD
XNOR
Quartus II
USB дескрипторы
MBFTDI
плата Марсоход
АЧХ
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...