Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
Код Грея
HyperBUS
Altera RTLViewer
Altera
схемотехника FPGA
WinDbg
FIFO
ЦАП
Счетчик кода Грея
picorv32
ПЛИС
Клавиатура
testbench
Иридиум
FPGA проект
Проект FPGA
цифровая схема
сигнал
КИХ
Terasic
TAP Controller
MAX II
sdram
SDRAM
ASIC
CPLD
капча
видеоигра
tesbench
GPIO
ModelSim
Timer
more then moore
Новый год
Raspberry Pi4
ternary logic
Quartus Prime
Syntacore
Canon RC6
Verilog
ZX spectrum
лабораторная
Python
MBFTDI
Jtag Server
Verilog HDL
инерциоид
FPGA
FTDI
Altera Quartus II
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
×
Ошибка
Категория не найдена
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
Quartus Prime
FTDI
Altera
борьба
Verilog
Cyclone III
blakecoin
назначения в проекте
Quartus II
bitbang
JTAG Server
ПЛИС Altera
Уроки Verilog HDL
synchronizer
Атака
Альтера
FIFO
САПР
MBFTDI
testbench Verilog
Raspberry
Value Change Dump File
UART
7-Segment
датчик
спектр
INITRD
place and route
частотная модуляция
Icarus
удалённое управление
ПЛИС
MA3128
Jukebox
ИК приемник
модули Verilog
CodeBench
кормушка
Altera Quartus II
расчет фильтра
Python
button
плата Марсоход
counter
SPI FLASH
контроллер памяти
MAX II
100ps
Bluetooth
CORDIC
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...