MBFTDI JTAG fork Умный дом MAX II ПЛИС Value Change Dump File сделаем сумматор Altera FPGA iverilog которые меня беспокоили Симулятор в Quartus v13 always CPLD шилд debug тестбенч VHDL патч Linux плата Марсоход FIFO USB JTAG USB устройство Brainfuck Тестбенч ИК приемника схема Телескоп БТА Архыз вращение Verilator async FIFO testbench Verilog Цветомузыка в FPGA Декодер IR Control ЦАП Amber Android Verilog HDL Шилд разъемов Quartus Prime спам testbench Sourcery Verilog Verilog State Machine Framework libjtag Плата в PCAD2002 PCAD дешифратор