сумматор UART core Quartus II передача пакета АМ Verilog System Tasks Санкт-Петербург MAX II Cyclone III Quartus Prime Тестбенч ИК приемника радио Изменения на сайте ИК приемник ПЛИС модули Verilog CPLD bblpt Altera SignalTap InnovativeFPGA FTDI testbench Как улучшить проект USB FPGA Verilator плата Марсоход blake8 управление bluetooth Лазерный проектор светодиод OpenCores Модель фуникулера ALTERA SDRAM Icarus Verilog Software Defined Radio Фазовая модуляция схемотехника магнит tesbench синус клеточный автомат Плата Марсоход Марсоход2 Verilog примеры измерение частоты Атака decoder