FPGA баг теннис часы АЦП микроконтроллер условное исполнение Modelsim под Windows и Verilog VPI MIPSfpga логические функции сумматор SL4A ПЛИС логический анализатор Life Game MAX II Игрушка FTDI колебательный контур преобразователь уровней светодиодный куб Verilog симуляция проекта Триггер FM радио HDSDR Altera AMBER ARM v2a Изменения на сайте testbench Phase-Lock Loop USB протокол driver Linux Использование Sigasi Studio mbftdi Mobile Phone разводка платы Altera RTLViewer MTBF Verilog State Machine Framework Отладка Linux в Amber SoC КИХ фильтр на Verilog КИХ 100ps Работа над ошибками Теннис О плате DE10-Standard RTL Viewer GPIO