pipeline тестбенч MAX II логический анализатор crosstool-ng фреймбуффер FPGA Verilog HDL icarus уроки Altera Quartus II JTAG Marsohod2bis Атлантис САПР радио CPLD Android UsbBlaster Симуляция проекта Теннис симуляция Sigasi ПЛИС state machine Новая версия 1 flip-flop Altera Марсоход2RPI gray counter программатор MAX10 синхронизатор FIFO winrad MIPSfpga Virtual JTAG 2232H Идея сайта Verilog Введение в Verilog WinDbg проект Quartus II Плата в PCAD2002 Verilog Gotchas КИХ USBTerm дальномер VHDL New Year Tree PCAD АЦП