Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

SDR радио приемник debug M02mini Icarus always Cyclone IV АЦП отладка Демультиплексор FPGA Простая USB функция Verilog Altera MAX10 ПЛИС Плата Марсоход2 video MIPS Quartus Prime Атлантис в космосе Verilog HDL семи-сегментный индикатор USB приемник GOWIN цифровой осцилограф USB Tracker марсоход2 инструкция Quartus II управление клеточный автомат телескоп Altera конденсатор система контроля версий CPLD MAX II симуляция проекта TeraTerm Описание интерфейса PS2 SignalTap Ubuntu Serial windbg компиляция ядра меандр Марсоход2 JTAG Проект FTDI-POF шаговый двигатель ternary logic которые меня беспокоили

Комментарии

  • Verilog State Machine Framework

    daily generic cialis 24.02.2021 14:10
    daily generic [censored]: https://[censor ed].buszcentrum .com/

    Подробнее...

     
  • Новый Quartus Prime v17.0

    Brittny 23.02.2021 09:32
    I njoy what you guys are up too. This kind of clever work and coverage! Keep up the good works guys I've ...

    Подробнее...

     
  • Демультиплексор

    Trudi 23.02.2021 05:31
    Салют, Друзья. В данный момент я бы хотел поведать малость про Brander отзывы. Я думаю Вы искали ...

    Подробнее...

     
  • Двигатели

    viagra buy online 23.02.2021 01:30
    [censored] buy online: viaagra1.com/ (http://viaagra1.com/)

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    priligy coupon 22.02.2021 23:52
    priligy coupon: ddapoxetine.com/ (https://ddapoxetine.com/)

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 14 объектов.

Совпадение
Ограничение области поиска
1. Декодер, демультиплексор, дешифратор ...
(Разное)
... такими понятиями, как дешифратор, декодер или демультиплексор. Все эти понятия пришли из схемотехники или даже из дискретной логики. Когда-то давным давно выпускались отдельные микросхемы типа SN74155N ...
Создано 28 ноября 2011
2. Декодер ...
(Язык описания аппаратуры Verilog HDL)
Декодер - устройство, преобразующее двоичный код в позиционный код. Рассмотрим полный декодер. Если входных линий декодера N, то выходных линий будет 2^N. например, декодер с тремя входными линиями имее ...
Создано 28 ноября 2011
3. Простые советы по стилю Verilog
(Разное)
... функции – это всякие простые И, ИЛИ, НЕТ, исключающее или. Еще сумматоры, вычитатели, сравниватели, мультиплексоры, декодеры. Вот их все в wire и с помощью assign и описываем. Любую комбинационную функцию ...
Создано 18 октября 2013
4. Демультиплексор
(Язык описания аппаратуры Verilog HDL)
... себя точно, как декодер. Если же входной сигнал - это ноль, то не зависимо от значения селекторов, на всех выходах будет ноль. Демультиплексор можно рассматривать как частный случай дешифратора, если ...
Создано 05 декабря 2011
5. Дешифратор
(Язык описания аппаратуры Verilog HDL)
... лучившаяся схема как бы состоит из декодера и из семи логических элементов ИЛИ. Эти логические элементы ИЛИ показывают какой сегмент индикатора каким символам принадлежит. Конечно, не нужно думать, что комп ...
Создано 01 декабря 2011
6. Мультиплексор
(Язык описания аппаратуры Verilog HDL)
...  case в Altera RTLViewer выглядит несколько иначе: Тем не менее, логика работы остается абсолютно такой же. На самом деле на этой картинке изображен декодер один-к-двум и только один из его выходо ...
Создано 19 апреля 2011
7. Странная идея
(Комментарии)
... фронтами конвейера видимо очень велика. Вот интересно что является в этой системе последнее наиболее длинное по задержке звено? Кеш-память из которой инструкция поступает в декодер или как думаете Вы невозможность ...
Создано 12 ноября 2010
8. Декодер ...
(Комментарии)
Описать на Verilog схему 7-сегментного декодера ...
Создано 30 марта 2020
9. Декодер ...
(Комментарии)
Прошу прощения, не найду описания, как в декодере на определенный вывод выдать лог 1, при совпадении комбинации по входу. ...
Создано 10 ноября 2019
10. Декодер, демультиплексор, дешифратор ...
(Комментарии)
Касательно декодеров - это уже IMHO, касается СЛОЖНЫХ кодированных сигналов, например вытаскивание непосредственно кода из COM-порта (вспомним, туда можно добавить бит чётности, старт-стоп и ещё чего-то). ...
Создано 01 марта 2012
11. Декодер, демультиплексор, дешифратор ...
(Комментарии)
посмотрим внимательно умные книжки и обнаруживаем, что "декодеров" в отечественной литературе (применительно к мсх низкой интеграции) не было! Были только Шифраторы/дешиф раторы, мультиплексоры/ демультиплексор ...
Создано 01 марта 2012
12. Декодер, демультиплексор, дешифратор ...
(Комментарии)
А помоему правильнее будет так: Декодер - устройство преобразующее один код в другой (например двоичный код в двоично-десятич ный код). Дешифратор - частный случай декодера. Демультиплексор - устройство, ...
Создано 28 ноября 2011
13. Виртуальные светодиоды и 7-ми сегментный индикатор
(Комментарии)
Внутренней памяти ПЛИС будет маловато. Но если использовать внешнюю память SDRAM то фреймбуффер можно сделать, как в этом проекте например: https://marsohod.org/projects/proekty-dlya-platy-marsokhod3/
Создано 22 ноября 2017
14. Виртуальные светодиоды и 7-ми сегментный индикатор
(Комментарии)
... попиксельно выдавать на вход декодера? Если да, то возможна ли реализация такого фрейм-буфера внутри встроенной памяти ПЛИС при таком разрешении кадра или ее будет недостаточно? ...
Создано 22 ноября 2017

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

UART PM-радио UsbBlaster двигатели Verilog телескоп FPGA Star Track Verilog HDL тестбенч button always Marsohod2bis CPLD асинхронный сброс Код Грея M02mini Virtual JTAG Тестбенч ИК приемника часы Raspberry Pi4 синхронный сброс последовательный порт Altera ModelSim Введение в Verilog ИК управление бренд USB11 Host testbench ПЛИС core Verilog State Machine Framework усилитель contest Марсоход3 ENDDR ASCII Amber ARM core цветомузыка радио Сколково О нас Quartus bin counter FTDI River Raid пила Phase-Lock Loop

Комментарии

  • Verilog State Machine Framework

    daily generic cialis 24.02.2021 14:10
    daily generic [censored]: https://[censor ed].buszcentrum .com/

    Подробнее...

     
  • Новый Quartus Prime v17.0

    Brittny 23.02.2021 09:32
    I njoy what you guys are up too. This kind of clever work and coverage! Keep up the good works guys I've ...

    Подробнее...

     
  • Демультиплексор

    Trudi 23.02.2021 05:31
    Салют, Друзья. В данный момент я бы хотел поведать малость про Brander отзывы. Я думаю Вы искали ...

    Подробнее...

     
  • Двигатели

    viagra buy online 23.02.2021 01:30
    [censored] buy online: viaagra1.com/ (http://viaagra1.com/)

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    priligy coupon 22.02.2021 23:52
    priligy coupon: ddapoxetine.com/ (https://ddapoxetine.com/)

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама