SVF Player

1. Цифровой КИХ фильтр на Verilog для цветомузыки ...

(Разное)

... про КИХ фильтр, написанный на верилоге. Этот фильтр в общем замечательно работает в симуляции, однако, честно говоря я сомневаюсь, что его получится использовать в этом проекте. Причина простая - тот фильтр ...

Создано 24 декабря 2018

2. КИХ фильтр на Verilog ...

(Разное)

В этой статье я хочу рассказать о своих экспериментах по созданию простого параметрического цифрового КИХ фильтра на Verilog HDL. До сегодняшнего дня я старался избегать тем цифровой обработки сигналов ...

Создано 25 апреля 2016

3. Шифровальная машина Энигма М3 в FPGA

(Проекты Quartus Prime для M02mini)

    Шифровальная машина Энигма была разработана еще до Второй мировой войны и использовалась как в коммерческих целях, так и в военных целях в армиях разных стран. Однако, именно нацистская Германия ...

Создано 27 сентября 2020

4. Самая простая FPGA плата - M02mini

(FPGA & Verilog блог)

... азов цифровой схемотехники как раз и подойдет новая плата. Все очень просто: никаких проводов, блоков питания, дополнительных программаторов, просто маленькая USB плата, воткнул в порт ноутбука, настроил ...

Создано 03 августа 2020

5. USB хост контроллер с двумя портами для мыши и клавиатуры

(Проекты Intel Quartus Prime для платы Марсоход3)

... По опыту знаю, что есть еще проблемы с национальными клавиатурами бразильской, китайской, японской. Там есть дополнительные клавиши, которых нет на обычных европейских клавиатурах. Я это все делать сейчас, ...

Создано 26 апреля 2020

6. Тестирование Quartus Prime Lite Edition 19.1 с программатором MBFTDI

(FPGA & Verilog блог)

... понятно для каких версий квартуса это будет работать. Я поставил Lite Edition и не ставил никаких WSL. Все работает, как и работало раньше. Возможно это все будет только для версий Standard или Pro. Кроме ...

Создано 22 марта 2020

7. Симуляция usbhost контроллера

(FPGA & Verilog блог)

В предыдущей статье я рассказал, как запустил свой собственный велосипед USB хост контроллер и как он работает в железе в плате Марсоход3. Там я в основном рассказывал, как взаимодействует управляющая ...

Создано 18 марта 2020

8. USB хост контроллер

(Проекты Intel Quartus Prime для платы Марсоход3)

... ня есть несколько таких анализаторов. Один из них USB 480 TOTALPHASE. Вот он на фото с подключенной платой Марсоход3: Анализатор работает совместно со специальной программой и показывает весь трафи ...

Создано 05 марта 2020

9. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

... состоит из последовательно соединенных RGB микросхем, например, вот таких: WS2812B. Соединяются они тремя проводами: питание, земля и информационный сигнал, по которому передается код цвета для каждого ...

Создано 31 декабря 2019

10. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

...  проблема - в коде модели SDRAM есть очень много временных задержек, например вот таких: Dq_reg = #tAC Dq_dqm; Верилатор не может в задержки, это не синтезируемая конструкция. Он эту задержку просто игнорирует ...

Создано 06 декабря 2019

11. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... в этом визарде мы будем нажимать кнопку Next, не задавая каких-то особых параметров. Тем более, что все, что нужно может быть изменено или задано позднее. 3. Выбор папки для будущего проекта и название ...

Создано 03 ноября 2019

12. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... . Там в отчете будет видно сколько проект занял ресурсов, можно посмотреть сообщения каждого этапа компиляции и отчет временного анализатора о наиболие критических путях сигналов. Power Analizer Tool ...

Создано 16 октября 2019

13. Скачиваем САПР Intel Quartus Prime

(Intel Quartus Prime)

... ля коммерческих проектов. На момент написания этой статьи последняя версия Quaruts Lite для WIndows - это версия 18.1. Интересно, что для Linux уже сейчас можно скачать Lite версии 19.1. Ниже можно выбр ...

Создано 28 сентября 2019

14. Больше разных плат в интернет магазине

(FPGA & Verilog блог)

... с 240 логическими элементами, но и с чипом EPM570T100C5, где 570 логических элементов. Это существенное улучшение по ресурсам. Все имеющиеся проекты для этой платы можно без труда портировать на новую ...

Создано 17 сентября 2019

15. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

(Проекты для платы Марсоход2bis)

... на семисегментном индикаторе с динамическим управлением. Так же добавляются четыре пользовательских кнопочки. Дальше есть небольшое описание FPGA проекта, который демонстрирует работу этой платы расширения. ...

Создано 05 сентября 2019

16. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... нет. Самое главное: ресурсы платы (установленные компоненты, разъемы, интерфейсы) и ресурсы FPGA чипа (количество доступных логических элементов, объем встроенной памяти, PLL, умножители). К примеру, если ...

Создано 01 сентября 2019

17. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... логических элементов, либо вторая EP4CE10E22C8, с десятью тысячами логических элементов. После того, как проект был открыт в среде Quartus Prime нужно выбрать конкретную ревизию проекта через меню Project ...

Создано 26 августа 2019

18. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... t - утилита создания "плоских" исполняемых файлов; gettext/libiconv - библиотеки локализации и поддержки различных языков. Ну и наверняка еще многое другое, про которое я не знаю или забыл написат ...

Создано 28 июля 2019

19. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис

(MIPSfpga в плате Марсоход3)

... технических вузов и даже школьникам старших классов. Я намеренно положу эту статью в наш раздел о процессоре MIPS, так как сама книга умело подводит читателя от простых понятий, от транзисторов и логических ...

Создано 29 июня 2019

20. Цветомузыка в FPGA

(Проекты Intel Quartus Prime для платы Марсоход3)

... к модулям. На схеме есть модуль АЦП FPGA MAX10 под названием fiftyfivenm_adcblock_top_wrapper. От него оцифрованный сигнал идет на три цифровых КИХ фильтра: низкие частоты (LOW PASS1), средние (MID PASS) ...

Создано 30 декабря 2018