SVF Player

1. Больше разных плат в интернет магазине

(FPGA & Verilog блог)

... с 240 логическими элементами, но и с чипом EPM570T100C5, где 570 логических элементов. Это существенное улучшение по ресурсам. Все имеющиеся проекты для этой платы можно без труда портировать на новую ...

Создано 17 Сентябрь 2019

2. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

(Проекты для платы Марсоход2bis)

... на семисегментном индикаторе с динамическим управлением. Так же добавляются четыре пользовательских кнопочки. Дальше есть небольшое описание FPGA проекта, который демонстрирует работу этой платы расширения. ...

Создано 05 Сентябрь 2019

3. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... нет. Самое главное: ресурсы платы (установленные компоненты, разъемы, интерфейсы) и ресурсы FPGA чипа (количество доступных логических элементов, объем встроенной памяти, PLL, умножители). К примеру, если ...

Создано 01 Сентябрь 2019

4. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... логических элементов, либо вторая EP4CE10E22C8, с десятью тысячами логических элементов. После того, как проект был открыт в среде Quartus Prime нужно выбрать конкретную ревизию проекта через меню Project ...

Создано 26 Август 2019

5. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... t - утилита создания "плоских" исполняемых файлов; gettext/libiconv - библиотеки локализации и поддержки различных языков. Ну и наверняка еще многое другое, про которое я не знаю или забыл написат ...

Создано 28 Июль 2019

6. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис

(MIPSfpga в плате Марсоход3)

... технических вузов и даже школьникам старших классов. Я намеренно положу эту статью в наш раздел о процессоре MIPS, так как сама книга умело подводит читателя от простых понятий, от транзисторов и логических ...

Создано 29 Июнь 2019

7. Цветомузыка в FPGA

(Проекты Altera Quartus Prime для платы Марсоход3)

... к модулям. На схеме есть модуль АЦП FPGA MAX10 под названием fiftyfivenm_adcblock_top_wrapper. От него оцифрованный сигнал идет на три цифровых КИХ фильтра: низкие частоты (LOW PASS1), средние (MID ...

Создано 30 Декабрь 2018

8. Управление светодиодной лентой

(Проекты Altera Quartus Prime для платы Марсоход3)

... цвета. Результат работы модуля в симуляторе - передача последовательно только восьми пикселей: черный, зеленый, красный, желтый, синий, бирюзовый, фиолетовый, белый. Вот диаграммы из GtkWave, передача не ...

Создано 25 Декабрь 2018

9. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... уже была статья про КИХ фильтр, написанный на верилоге. Этот фильтр в общем замечательно работает в симуляции, однако, честно говоря я сомневаюсь, что его получится использовать в этом проекте. Причина ...

Создано 24 Декабрь 2018

10. Yosys Open SYnthesis Suite

(Разное)

... знание всего нескольких команд, хотя команд в Yosys Suit довольно много - читайте документацию. Рассмотрим только некоторые команды: read_verilog - читает verilog файла; hierarchy - составляет иерархию ...

Создано 14 Октябрь 2018

11. Проект FTDI-POF

(Разное)

... два кабеля, но это обычно и в электрических соединениях так. Я думаю применение POF оправдано например для сбора информации от датчиков АСУ ТП и передачи управляющих команд оборудованию. Но это только ...

Создано 31 Август 2018

12. Астротрекер

(Проекты Altera Quartus II для платы Марсоход)

... радиан/секунду. Если получилась скорость вращения больше чем нужно, то я увеличивал максимальное значение счетчиков для двигателя в проекте FPGA. Так после нескольких итераций добился вполне точного движения. ...

Создано 18 Август 2018

13. Майнер с алгоритмом Blake

(Проекты Altera Quartus Prime для платы Марсоход3)

... в FPGA. В мою MAX10 платы Марсоход3 с 50 тысячами логических элементов помещается только один майнер и занимает он 35,8 тысяч логических элементов. Я пробовал этот же проект в плате DE10-Standard с Cyclone ...

Создано 04 Март 2018

14. Анонс новой платы: подключаем FPGA к Raspbery Pi

(Разное)

... вхождения и цена. А нам хотелось бы реализовать симбиоз FPGA и CPU "для самых маленьких". Отсюда появилась идея сделать плату для Raspbery Pi. Хотя платы с FPGA для Raspbery Pi уже существуют, они имеют ...

Создано 21 Ноябрь 2017

15. Запуск тестовых программ в SoC MIPSfpga на плате Марсоход3

(MIPSfpga в плате Марсоход3)

... , то есть будут тестироваться 4 мегабайта или миллион 4-х байтных слов. Программа состоит из нескольких шагов. На нулевом шаге массив заполняется числами в цикле. На первом шаге сбрасывается кэш, на вт ...

Создано 18 Ноябрь 2017

16. Виртуальные светодиоды и 7-ми сегментный индикатор

(Проекты Altera Quartus Prime для платы Марсоход3)

 X0dwqFWkOjI Когда человек начинает осваивать какой нибудь микроконтроллер или ПЛИС, то первый проект, который он делает - это моргание светодиодом. На нашем сайте есть примеры таких простых проектов ...

Создано 06 Ноябрь 2017

17. Размышления о майнинге криптовалют на FPGA

(Разное)

... в первую очередь ОЗУ, а затем и самих видеокарт (AMD , NVIDA) Есть попытки энтузиастов сделать на существующих графических чипах специализированных устройств для алгоритма Ethash, но, на мой ...

Создано 14 Сентябрь 2017

18. Новый Quartus Prime v17.0

(Разное)

Компания Intel выпустила очередную версию Quartus Prime v17.0. Основные изменения похоже касаются только версий Quartus Prime Pro, то есть платной версии Quartus. Для простых проектов, таких, ...

Создано 12 Май 2017

19. Точное измерение интервалов времени с помощью ПЛИС

(Проекты Altera Quartus Prime для платы Марсоход3)

... к попытке принимаются то ноль, то единица. Видимо фаза одной частоты PLL дрожит относительно фазы другой частоты PLL в довольно широких пределах, получается около 200 пикосекунд. Чем еще можно объяснить ...

Создано 17 Апрель 2017

20. Динамический сдвиг фазы частоты с PLL

(Разное)

... сдвигать фазу тактовой частоты PLL. Эта возможность есть в PLL таких FPGA, как Cyclone III, Cyclone IV, в MAX10 и других. Сказать по правде я и сам вот только что ознакомился с этой функцией в PLL. Просто ...

Создано 13 Апрель 2017