фоторамка Quartus II плата Марсоход Microsoft FTDI радио Serial синхронное FIFO Verilog тестбенч COM-порт измерение частоты развертка icarus TFilter поведенческие блоки симуляция проекта тестбенч Дэвид М Харрис и Сара Л Харрис HSYNC Phase-Lock Loop ASIC Плата Марсоход Цап R2R - нюансы Архитектура ПЛИС FPGA Шилд ethernet decoder AMBER ARM v2a Intel Модель фуникулера тарелка display debug Icarus Verilog управление ИК приемник MIPSfpga Новый Quartus Prime v17 частотная модуляция Ethernet Altera CPLD UFM module Amber Телескоп БТА Архыз flipflop Verilog State Machine Framework jtagserver ModelSim Verilog HDL