Проекты Altera Quartus II для платы Марсоход2

1. Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС) ...

(Исходный код)

  //testbench for mini_cpld   module test;   //64 bytes array used for cpld image reg [7:0] value[0:63]; integer i,j,a,b,c;   //signals ...

Создано 20 июня 2011

2. Исходный код ПЛИС внутри ПЛИС ...

(Исходный код)

  //serially programmable look-up table module lut(     input wire  ldclk, //clock used for image loading     input wire  ldi,   //lut load data input     output ...

Создано 20 июня 2011

3. ПЛИС внутри ПЛИС ...

(Проекты Altera Quartus II для платы Марсоход)

Я хочу рассказать о своем новом проекте для платы Марсоход. Я попытался сделать проект своей маленькой ПЛИС, написать этот проект на Verilog  и реально запустить его внутри настоящей ПЛИС. Наверное ...

Создано 19 июня 2011

4. Архитектура ПЛИС (FPGA)

(Разное)

... элемент использовался в моем экспериментальном проекте «ПЛИС внутри ПЛИС». Рассматривая Рис. 1 как пример традиционного базового логического элемента понимаешь какая избыточность заложена внутрь современного ...

Создано 20 января 2014

5. ПЛИС внутри ПЛИС ...

(Комментарии)

на марсоходе можно реализовать мааааленький forth, тогда в марсоходе можно сделать ide для плис внутри плис 8) ...

Создано 06 июля 2011