машинка Verilog фронт сигнала SignalTap отладка LFSR Quartus II Altera ПЛИС измерение Verilog testbench печатные платы АМ Google voice recognition API проект Quartus II ARM core INITRD компилятор C уроки Altera Quartus II назначения в проекте Cyclone IV Апгрейд Подмосковных вечеров телескоп testbench Verilog HDL Scratch FPGA плата Марсоход windbg SDRAM конкурс Шилд разъемов микроконтроллер USB протокол CPLD USB host синтезатор Yosys Open SYnthesis Suite Programmer Шкатулка новая плата Марсоход2 Скоро Новый Год! CPLD MAX II синус Icarus Raspberry Pi4 Марсоход2 тестбенч dumpfile