Язык описания аппаратуры Verilog HDL

1. Проекты Intel Quartus Prime для Марсоход2RPI

(Категория)

Плата Марсоход2RPI подключается к микрокомпьютерам Raspberry Pi2 /  Pi3 / Pi-Zero, а может быть даже и к OrangePI с помощью специального переходника-соединителя. Плата Марсоход2RPI позволяет расширить ...

Создано

2. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

... даже симулировал этот проект в Icarus Verilog, но работала та симуляция чрезвычайно медленно. Это то, что нужно. Я попробую теперь симулировать этот же Amber SoC с помощью Verilator. Посмотрим насколько ...

Создано 06 Декабрь 2019

3. Verilator

(FPGA & Verilog блог)

Я уже писал про симуляцию Verilog HDL проектов в ModelSim и с помощью Icarus Verilog. Однако, конечно, существуют и другие средства. Один из самых быстрых симуляторов, и к тому же свободный и бесплатный, ...

Создано 26 Ноябрь 2019

4. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... С помощью программатора можно загрузить образ sof файла в FPGA, но после снятия питания с платы микросхема FPGA очищается и ее заново придется загружать при следующем включении. Микросхемы MAX10 (в отличии ...

Создано 03 Ноябрь 2019

5. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... е основные команды. Add Current File to Project. Если вы работаете над проектом и открыли новый файл для редактирования, то добавить его в проект можно с помощью этого пункта меню. Если это файл дизайн ...

Создано 16 Октябрь 2019

6. Скачиваем САПР Intel Quartus Prime

(Intel Quartus Prime)

... ка. Скачивание файла идет с помощью технологии Akamai - это загрузка с распределенной по всему миру сети серверов CDN. Выбирается ближайший к вам и самый быстрый для вашего расположения доступный се ...

Создано 28 Сентябрь 2019

7. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... оказано, как загружается проект в ПЛИС платы с подключенным VGA монитором, затем запускается программа TeraTerm, с ее помощью на терминал через последовательный порт посылается текстовый файл. Потом за ...

Создано 01 Сентябрь 2019

8. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... сигнала с помощью АЦП платы. Проекты созданы в среде Intel Quartus Prime 18.1 Lite Edition, должны работать и более поздних версиях квартуса. Далее есть краткое описание каждого из проектов. Итак, ...

Создано 26 Август 2019

9. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... только минимальный компилятор "core pass 1 compiler" с помощью которого извлекаются заголовки ядря Linux и генерируются стартовые минимальные run-time библиотеки C. С этими библиотеками собирается второ ...

Создано 28 Июль 2019

10. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog

(FPGA & Verilog блог)

... получаются включены две соседние.  На языке Verilog HDL такое поведение очень просто описать с помощью такой конструкции: module fs_motor(   input wire clk,   output reg f0,   ...

Создано 01 Апрель 2019

11. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... хочу сделать автономное устройство, которое будет слушать микрофоном окружающий звук, оцифровывать его с помощью АЦП в ПЛИС платы MAX10, далее фильтровать на низкие, средние и высокие частоты и светить ...

Создано 24 Декабрь 2018

12. Изготовление микрофонного усилителя для платы Марсоход3bis методом ЛУТ

(Разное)

...  железа - он у меня просто был. Довольно ядовитая дрянь. Есть еще методы травления с помощью раствора медного купороса с солью и даже перекисью водорода с лимонной кислотой. Последний метод очень хваля ...

Создано 15 Декабрь 2018

13. Yosys Open SYnthesis Suite

(Разное)

... может быть использован как отправная точка для новых разработок для будущих ПЛИС, ASIC, OpenFPGA. Попробую получить схему того же самого счетчика, описанного выше на Verilog, но с помощью yosys. Потребуется ...

Создано 14 Октябрь 2018

14. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

...  тестбенч создает файл OUT.VCD, который содержит информацию о сигналах проекта и который можно посмотреть с помощью gtkwave. Вот эти сигналы (скриншот программы gtkwave): Ну и напоследок, пожалуй ну ...

Создано 23 Сентябрь 2018

15. Modelsim под Windows и Verilog VPI

(Разное)

... переменную указывающую на папку с икарусом (у вас путь может быть другим) set IVERILOG=d:\programs\iverilog 4) компилирую и линкую исходник с помощью компилятора gcc из пакета MINGW64 (получится библиотека ...

Создано 18 Сентябрь 2018

16. Как вернуть скрипту результат симуляции Verilog?

(Разное)

... ерилоговские исходники с помощью iverilog и далее запускаю симулятор vvp. Ну и в завершение скрипта читаю вновь созданный файл result.txt и в зависимости от его содержимого BAT файл исполняет то или и ...

Создано 11 Сентябрь 2018

17. Передача данных из Raspbbery Pi3 в FPGA платы Марсоход2RPI

(Проекты Intel Quartus Prime для Марсоход2RPI)

... портов ввода/вывода в адресное пространство моего процесса с помощью mmap(). Макросы для работы с отдельными пинами GPIO определены в файле rpi_gpio.h Дальше программа инициализирует отдельные пины на ...

Создано 17 Апрель 2018

18. Отладка программ в MIPSfpga

(MIPSfpga в плате Марсоход3)

...  плату Марсоход3 одним кабелем USB2 в первый штатный разъем USB на плате. По этому кабелю плата получает питание.   5) Запускаем программу Zadig (http://zadig.akeo.ie/), с помощью которой можн ...

Создано 18 Март 2018

19. Программирование ПЛИС платы M2RPI по сети из Quartus

(Разное)

... Версии квартуса могут быть разные: и 13.1 Web Edition, и 16.0, и 17.1.. должно работать со всеми версиями. Удаленное управление обеими платами распберри осуществляется с помощью Putty/SSH. В окне терминала ...

Создано 12 Март 2018

20. Майнер с алгоритмом Blake

(Проекты Intel Quartus Prime для платы Марсоход3)

... После git clone вы получите папку в которой будет проект FPGA, папка с тестовыми скриптами на питоне и модифицированный cgminer. Проект FPGA открывать нужно с помощью Intel Quartus Prime v17.0. Для платы ...

Создано 04 Март 2018