SL4A схемотехника плата Марсоход АЦП Altera update MAX10 FPGA отладка Работа над ошибками Теннис initial statement ПЛИС Icarus Verilog GtkWave Симуляция проекта Теннис логический анализатор Катамаран удаленное управление Дэвид М Харрис и Сара Л Харрис FT4232 Quartus II USB host ДНК TFilter платы разработчика защелка MBFTDI Pi-Zero JTAG Симулятор в Quartus v13 Altera Quartus II Микрофон USB дескрипторы тестбенч верилог Scratch теннис Decoder VHDL MAX II Модуль приемника USB CPLD WinDbg язык Verilog Verilog Android CRC32 USBTerm