Проекты Altera Quartus II для платы Марсоход2

1. Язык описания аппаратуры Verilog HDL

(Категория)

... , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения. Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...). Часть 5. Синхронная логика и триггера в ...

Создано 30 ноября -0001

2. Введение в Verilog. Пятый урок, Синхронная логика. ...

(Разное)

На предыдущих уроках мы уже познакомились с типами источников сигналов, узнали как установить экземпляры разных модулей в свой модуль и как соединить их проводами. Так же мы уже рассмотрели разные арифметические ...

Создано 03 августа 2010

3. Quartus II. Часть3. Регистровая логика.

(Комментарии)

Как же хорошо, что я учусь на ВТ =) В нашем предмете "Теория автоматов" многие моменты были рассмотрены... И триггеры, и асинхронная логика, и всякие там счетчики-регист ры и прочие "ужасы" аля автомат ...

Создано 29 марта 2011

4. Декодер

(Комментарии)

... регистр, а СР - это цепочка D-триггеров, т.е. синхронная логика. ...

Создано 02 августа 2013