Verilog Controller марсоход2 терминал VT100 Техническое зрение Quartus II Windows симулятор скрипт VMWARE branch Software Defined Radio Странная идея перенос Sigasi Дешифратор Gray Code Altera Quartus II колебательный контур Quartus Prime Lattice InnovateFPGA Анонс новой платы modelsim clock domain Tkinter ALTERA тестбенч testbench Verilog System Tasks Игра River Raid Blockchain python UsbBlaster Altera ASCII Verilog примеры async FIFO Stream последовательный порт пила GNU Octave шилд MINGW HSYNC датчик проект Quartus II синхронизатор iverilog логический анализатор