Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

JTAG плата Марсоход ModelSim audacity взято с хабра display Что такое JTAG Фоторамка Часть2 Программатор USB программатор video Плата Марсоход для Scratch лабиринт Двигаться по полосе Raspberry Pi4 windbg Пошаговая инструкция создаем проект Quartus II Quartus II Verilator связь через USB светодиодная лента Передаем Ethernet-пакет Цап R2R - нюансы ПЛИС Мультик проект Quartus II HSYNC стабильность AHDL Программное обеспечение кросс-компилятор сигнал serial port Verilog НАНО-паяльник результат финал MAX10 Машинка vcash Scratch робот M02mini описание схем В Санкт-Петербурге Воспроизведение звука DeltaSigma ЦАП MAX II button

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 97 объектов.

Совпадение
Ограничение области поиска
1. Язык описания аппаратуры Verilog HDL
(Категория)
... , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения. Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...). Часть 5. Синхронная логика и триггера в ...
Создано 30 ноября -0001
2. Триггер ...
(Язык описания аппаратуры Verilog HDL)
Визуальные соответствия между написанным на Verilog коде и синтезируемой в аппаратуре логикой Просто триггер (flip-flop). Это просто регистр или триггер - он запоминает входные данные со входа d и ...
Создано 20 апреля 2011
3. Создание нового FPGA проекта Intel Quartus Prime с нуля
(Intel Quartus Prime)
... местоположения здесь же можно назначить и другие полезные значения, например, подключить вывод к внутреннему подтягивающему резистору или установить на вход триггер Шмидта. Номер сигнала - это обычно ...
Создано 03 ноября 2019
4. Управление Marble Machine v2
(FPGA & Verilog блог)
... на триггер-переключатель направления качения шаров. Чтобы реализовать эту логику я установил на стойке крана геркон, а на подвижной штанге крана приклеил магнит, думаю их видно хорошо: Плата должна ...
Создано 10 сентября 2019
5. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис
(MIPSfpga в плате Марсоход3)
... и про триггера, про карты Карно и автоматы Мура и Мили. В книге вводятся и объясняются понятия временных задержек сигналов, критического пути, импульсной помехи. Цитата: может оказаться, что одиночное ...
Создано 29 июня 2019
6. Проект FTDI-POF
(Разное)
... светодиод 650nm (красный), способный работать на 10MBd. Оптический приемник той же компании AVAGO/Broadcom SFH551/1-1V содержит микролинзу, фотодиод с усилителем и триггером Шмидта. Выход - открытый ...
Создано 31 августа 2018
7. Реализация HDMI в ПЛИС
(Проекты Intel Quartus Prime для платы Марсоход3)
... до 40МГЦ. Что-же делать если хочется больше? Можно посмотреть выходной пин нашего чипа в Altera Quartus II "Resourse Property Editor": В его составе есть элемент "DDIO OUT". Он состоит из двух триггеро ...
Создано 19 августа 2015
8. Идея для вашего стартапа.
(Разное)
У нас на сайте мы иногда пишем про всякие безумные идеи вроде оптической синхронизации цифровой схемы или про то, что теоретически все триггера в чипе могут быть Double-Edge (и это якобы могло бы повысить ...
Создано 03 декабря 2014
9. Игра Жизнь внутри ПЛИС
(Проекты Altera Quartus II для платы Марсоход2)
... в процессоре в одном единственном регистре-триггере. Вычисление следующего состояния выполняет логическая функция связанная с соседними восемью клетками. Вот так: Если я смогу описать на Verilog ...
Создано 04 сентября 2014
10. Блог новичка: Hello World
(Разное)
... ет количество поступивших на его вход импульсов – фронтов тактовой частоты или, в нашем частном случае, нажатий кнопки. Реализовать двоичный счётчик можно как схемотехнически с использованием триггеров, бла ...
Создано 01 сентября 2014
11. Архитектура ПЛИС (FPGA)
(Разное)
... программа выполняется последовательно, команда за командой. В ПЛИС реализуется именно электронная схема, состоящая из логики и триггеров. Проект для ПЛИС может быть разработан, например, в виде принципиальной ...
Создано 20 января 2014
12. Простые советы по стилю Verilog
(Разное)
... соответсвовал бы триггеру в схеме, то изучить язык было бы легче. Это имхо. Увы, язык Verilog HDL «очень гибкий» и из-за этого не все так просто. Иногда (и часто), присвоение значения регистру reg не ...
Создано 18 октября 2013
13. Графический дизайн или текст Verilog/VHDL?
(Разное)
... элементы, триггера, синтезировать и оптимизировать netlist. Теперь все таки давайте рассмотрим недостатки и преимущества методов разработки в схеме или в текстовом виде. Условно можно выделить ...
Создано 30 мая 2013
14. FM радио передатчик из платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
7 мая (25 апреля по старому стилю) 1895 года на заседании Русского физико-химического общества российский физик Александр Степанович Попов выступил с докладом и демонстрацией созданного им первого в мире ...
Создано 06 мая 2013
15. Исследование колебательного контура
(Проекты Altera Quartus II для платы Марсоход2)
... опрашивается и фиксируется в триггере. Так мы избавляемся от дребезга контакта. Выходной сигнал триггера идет на выход IO[6] платы, который управляет транзистором. Заодно этот же сигнал поступает еще ...
Создано 08 февраля 2013
16. Проект-исследование счетчика на DET Flip-Flop
(Проекты Altera Quartus II для платы Марсоход2)
... Если посмотреть внимательно на свойства языка описания аппаратуры Verilog HDL, то оказывается, что в нем похоже НЕТ конструкций, которые бы описывали триггер работающий по фронту и спаду одновременно. ...
Создано 17 ноября 2012
17. Amber ARM впервые работает на плате Марсоход2!
(ARM System-on-Chip)
... я держу кнопку сброса. в SignalTap запускаю логический анализатор, который «подвисает» ожидая сигнала триггера на процессоре i_system_rdy. отпускаю кнопочку сброса на плате – SignalTap тут же выдает ...
Создано 25 сентября 2012
18. Логический анализатор SignalTap.
(Разное)
... с экрана, чтобы показать опции триггера: 7) Тип триггера для начала захвата анализируемых сигналов, количество триггеров и позиция триггера внутри захваченных сигналов. 8) Trigger In - если галочка ...
Создано 08 сентября 2012
19. Базовые принципы построения FIFO.
(Разное)
... помощью группы синхронизаторов (каждый – это два последовательных триггера). При этом, как мы знаем, не все биты могут быть зафиксированы верно: в новом клоковом домене в некоторых битах зафиксируются ...
Создано 16 марта 2012
20. Передача группы сигналов в другой клоковый домен
(Разное)
Мы знаем, что такое метастабильность D-триггера, и знаем, как с этим явлением бороться. Цифровая схема может иметь несколько блоков, тактируемых от разных генераторов. Это, так называемые клоковые домены. ...
Создано 24 февраля 2012
  • В начало
  • Назад
  • 1
  • 2
  • 3
  • 4
  • 5
  • Вперёд
  • В конец

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

ПЛИС Altera Марсоход3 ультразвук уроки Quartus II Altera Verilog HDL микроконтроллер игра Змейка hello-world Linux MIDI работа над ошибками testbench 7-segment измерение длительности плата Марсоход капча Raspberry пошаговые инструкции Сколково Bluetooth управление 1 для начинающих магнит SoC Amber VHDL Intel USBTerm конкурс FM радио M02mini ПЛИС SL4A ИК приемник Реализация HDMI в ПЛИС FPGA channel B ЦАП Симулятор в Quartus v13 Итак OpenFPGA Canon RC6 tesbench Intel Quartus Prime КИХ синтез частоты Clock Domain Cross USB приемник Altera Quartus II Плата Марсоход3 Интерфейс Verilog VPI

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама