... это работает, теперь не нужно выбирать странные частоты, а можно просто поставить 100МГц, но Fvco будет 1300MHz. При этом разрешение по фазе получается 96,15 пикосекунд.
2) Исправил баг в Verilog программе ...
Предположим есть задача - измерить время распространения сигнала в линии задержки, как на рисунке выше.
Самый простой и очевидный способ измерения требует высокой частоты проекта. Период тактовой ...
... неверная запись во фрейм буффер, во-вторых, во время записи иногда неверно читались данные из фреймбуффера. Последний баг приводил к неприятным мерцаниям во время загрузки изображения на экран.
Следующее ...
... А, ну этот баг уже починили! Вам нужно перешить устройство".
Я не знаю, как устройство отображает информацию о текущей версии прошивки, может у устройства дисплей есть или последовательный порт для подключения ...
... отладки ARM программ Lauterbach. Вот как-то не отложилось в памяти. Помню использовали некоторое время для дебага ядра Linux в тех же ST-шных платах. Помню, что стоила эта штука каких-то странных нереальных ...
... он или плох - выбора нет, он такой как есть, со всеми его плюсами или минусами. Даже если там есть баги или странности - смиритесь. Вы не можете использовать другой редактор схем, так как Quartus II использует ...
... передачи сигнала на расстояние.
PS: это мой первый опыт создания интерактивных online программ (с использованием языка Javascript). Так что возможны глюки и баги программ. Надеюсь мы сможем их оперативно ...
... Тем не менее:
1) Исправлены баги работы программатора с Quartus II v12.1 в 64-х битной WIndows 7.
2) Изменено название драйвера (чтобы облегчить определение его типа). Теперь название DLL включает ...
... утверждать, что это именно баг компилятора Quartus II, возможно есть какие-то тонкости или неопределенности в стандарте языка Verilog. Я не являюсь досконольным знатоком спецификации Verilog. Все, что ...
... квартусом ( через пункты меню Processing => Start Compilation ). Странно, но проект не откомпилировался. Видимо случился один из багов самого Quartus II. При преобразовании схемы в файл верилога он сгенерировал ...
...
Конечно, скорее всего, дело не в железе программатора, а в интерпретации SVF файла, который генерирует для чипа Altera Quartus II.
Проведя несколько дней с дебагом, мы поняли, что необходимо ...
...
Честно говоря, все выше перечисленное меня сейчас не очень заинтересовало. Меня больше интересует были ли исправлены хотя бы некоторые из многочисленных багов 10-й версии. Вот поэтому я и поставил себ ...
... платы Марсоход:
Ну и напоследок хочу заметить, что у нас на сайте уже несколько проектов USB. Мы их пытаемся улучшать по мере возможности, исправлять возможные баги. Желательно для ваших экспериментов ...
... любой программе возможны баги. Разработчик может думать, что он все сделал правильно и просимулировал и увидел результат какой хотел, но на самом деле проект может остаться неработоспособным Но не нужн ...
... проект, как и программный, может содержать ошибки, баги. Чем больше отсимулируете, тем больше уверенности, что критических ошибок в проекте нет.
Шаг 30.
Нужно задать тип симуляции. Зайдите в ...
... выявить баги в функциональности уже на ранних стадиях разработки.
1.2 Необходимость HDLs (Hardware Design Language).
Длительное время языки программирования такие как FORTRAN, Pascal, C использовалис ...
Ребята, когда даёте советы, пишите очень подробно алгоритм действий, пожалуйста. LPT к JTAG подсоединён верно, сейчас аккуратно подпаяны проводки LPT прямо на штырьки разъёма. Проблема та же -
Нажимаем AutoDetect и видим MessageBox: Unable to scan device chain. Can't scan JTAG chain. Do you want to open the JTAG Chain Debugger to troubleshoot the JTAG chain? Нажимаем Да, открывается дебаггер ...
Подробнее...