процессор VHDL Altera USBTerm отладка SDRAM Mobile Phone клеточный автомат Quartus II Altera RTLViewer С Новым Годом! Уже 2015-й! управление bluetooth OpenCores DE10-Standard MPSSE ARM v2a testbench dmux Реализация HDMI в ПЛИС видеоигра плата Марсоход Pi-zero назначения в проекте Немного самолетов Волк-Коза-Капуста второй вариант Jukebox Часики Amber печатные платы ByteBlaster Altera Quartus II системные функции FPGA Поговорим о USB тестбенч Initial Ram Disk Google voice recognition API iverilog modelsim USB Tracker Плата Марсоход модуль на Verilog jtagserver ИК интерфейс TAP controller Еще о метастабильности Правила форума Verilog на русском фреймбуффер