Проекты Altera Quartus II для платы Марсоход

1. Сумматор с переносом на Verilog HDL

(Язык описания аппаратуры Verilog HDL)

Как на языке Verilog HDL реализовать сумматор или вычитатель с переносом ? Вопрос кажется очень простым для тех, кто давно использует язык Verilog, но почему-то оказывается абсолютно непонятным для новичков ...

Создано 04 марта 2013

2. Quartus II. Часть2. Комбинаторная логика.

(Intel Quartus Prime)

...  - сумматор ( или вычитатель ): На led[1..0] будет арифметическая сумма сигналов key[1..0] и key[3..2]. Напоследок некоторые рекомендации. На принципиальных схемах для обозначения инверсии на выхода ...

Создано 25 марта 2011