Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

ПЛИС ModelSim проект ПЛИС внутри ПЛИС USB sender Altera Улучшенный проект Частотомер FPGA ИК управление condition execution светодиод monitor Icarus Quartus II Star Track плата Марсоход Марсоход Убить MAX MAX10 Симулятор ModelSim 2232H Новогодняя елка 2017! AMBER SoC Машина мыльных пузырей Altera CPLD UFM module Altera Quartus II dynamic phase shift ультразвуковой дальномер компиляция ядра Android Тестбенч игры Теннис core ALTERA SignalTap Программатор Марсоход2 audacity 7-segment USB дескрипторы 3D дисплей Шарманка MBFTDI последовательный порт синусоида JTAG Последовательный порт Воспроизведение звука DeltaSigma ЦАП Music verilog

Комментарии

  • Введение в Verilog, Третий урок - арифметика и логика

    10 mg cialis cost 25.01.2021 00:48
    10 mg [censored] cost: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Maryjo 25.01.2021 00:28
    Thanks very nice blog!

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Vivian 24.01.2021 07:23
    Greetings from Los angeles! I'm bored to death at work so I decided to check out your site on my ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Bennett 24.01.2021 04:36
    “A massive-scale pattern iѕ one of tһe finest drapery treatments yօu can do for а window. Ηere is my ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Pedro 24.01.2021 00:48
    Sky model escorts are seductive, sophisticated аnd they wilⅼ гeally maҝe your vacation memorable.

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 14 объектов.

Совпадение
Ограничение области поиска
1. Декодер, демультиплексор, дешифратор ...
(Разное)
... такими понятиями, как дешифратор, декодер или демультиплексор. Все эти понятия пришли из схемотехники или даже из дискретной логики. Когда-то давным давно выпускались отдельные микросхемы типа SN74155N ...
Создано 28 ноября 2011
2. Декодер ...
(Язык описания аппаратуры Verilog HDL)
Декодер - устройство, преобразующее двоичный код в позиционный код. Рассмотрим полный декодер. Если входных линий декодера N, то выходных линий будет 2^N. например, декодер с тремя входными линиями имее ...
Создано 28 ноября 2011
3. Простые советы по стилю Verilog
(Разное)
... функции – это всякие простые И, ИЛИ, НЕТ, исключающее или. Еще сумматоры, вычитатели, сравниватели, мультиплексоры, декодеры. Вот их все в wire и с помощью assign и описываем. Любую комбинационную функцию ...
Создано 18 октября 2013
4. Демультиплексор
(Язык описания аппаратуры Verilog HDL)
... себя точно, как декодер. Если же входной сигнал - это ноль, то не зависимо от значения селекторов, на всех выходах будет ноль. Демультиплексор можно рассматривать как частный случай дешифратора, если ...
Создано 05 декабря 2011
5. Дешифратор
(Язык описания аппаратуры Verilog HDL)
... лучившаяся схема как бы состоит из декодера и из семи логических элементов ИЛИ. Эти логические элементы ИЛИ показывают какой сегмент индикатора каким символам принадлежит. Конечно, не нужно думать, что комп ...
Создано 01 декабря 2011
6. Мультиплексор
(Язык описания аппаратуры Verilog HDL)
...  case в Altera RTLViewer выглядит несколько иначе: Тем не менее, логика работы остается абсолютно такой же. На самом деле на этой картинке изображен декодер один-к-двум и только один из его выходо ...
Создано 19 апреля 2011
7. Странная идея
(Комментарии)
... фронтами конвейера видимо очень велика. Вот интересно что является в этой системе последнее наиболее длинное по задержке звено? Кеш-память из которой инструкция поступает в декодер или как думаете Вы невозможность ...
Создано 12 ноября 2010
8. Декодер ...
(Комментарии)
Описать на Verilog схему 7-сегментного декодера ...
Создано 30 марта 2020
9. Декодер ...
(Комментарии)
Прошу прощения, не найду описания, как в декодере на определенный вывод выдать лог 1, при совпадении комбинации по входу. ...
Создано 10 ноября 2019
10. Декодер, демультиплексор, дешифратор ...
(Комментарии)
Касательно декодеров - это уже IMHO, касается СЛОЖНЫХ кодированных сигналов, например вытаскивание непосредственно кода из COM-порта (вспомним, туда можно добавить бит чётности, старт-стоп и ещё чего-то). ...
Создано 01 марта 2012
11. Декодер, демультиплексор, дешифратор ...
(Комментарии)
посмотрим внимательно умные книжки и обнаруживаем, что "декодеров" в отечественной литературе (применительно к мсх низкой интеграции) не было! Были только Шифраторы/дешиф раторы, мультиплексоры/ демультиплексор ...
Создано 01 марта 2012
12. Декодер, демультиплексор, дешифратор ...
(Комментарии)
А помоему правильнее будет так: Декодер - устройство преобразующее один код в другой (например двоичный код в двоично-десятич ный код). Дешифратор - частный случай декодера. Демультиплексор - устройство, ...
Создано 28 ноября 2011
13. Виртуальные светодиоды и 7-ми сегментный индикатор
(Комментарии)
Внутренней памяти ПЛИС будет маловато. Но если использовать внешнюю память SDRAM то фреймбуффер можно сделать, как в этом проекте например: https://marsohod.org/projects/proekty-dlya-platy-marsokhod3/
Создано 22 ноября 2017
14. Виртуальные светодиоды и 7-ми сегментный индикатор
(Комментарии)
... попиксельно выдавать на вход декодера? Если да, то возможна ли реализация такого фрейм-буфера внутри встроенной памяти ПЛИС при таком разрешении кадра или ее будет недостаточно? ...
Создано 22 ноября 2017

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Quartus II платы Открываем форум! ENDDR Altera toolchain VGA FONT Amber протокол Life Game blakecoin LFSR MIPSfpga скрипт точка останова Verilog simulator Hardware Freedom Day синус DE10-Standard Delta-Sigma DAC Marsohod2bis Цветомузыка в FPGA ИК пульт Атлантис Проект FPGA RTLViewer Marsohod2RPI MAX II FPGA instruction set сумматор Мультик JTAG Изменения на сайте Python epm7032S mbftdi ENDIR CPLD ДНК Воспроизведение звука командировка АЦП лазер Волк-Коза-Капуста первый вариант Icarus Quaruts II Star Track текстовый дисплей

Комментарии

  • Введение в Verilog, Третий урок - арифметика и логика

    10 mg cialis cost 25.01.2021 00:48
    10 mg [censored] cost: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Maryjo 25.01.2021 00:28
    Thanks very nice blog!

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Vivian 24.01.2021 07:23
    Greetings from Los angeles! I'm bored to death at work so I decided to check out your site on my ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Bennett 24.01.2021 04:36
    “A massive-scale pattern iѕ one of tһe finest drapery treatments yօu can do for а window. Ηere is my ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Pedro 24.01.2021 00:48
    Sky model escorts are seductive, sophisticated аnd they wilⅼ гeally maҝe your vacation memorable.

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама