Язык описания аппаратуры Verilog HDL

1. Verilog Gotchas

(Разное)

Возможно немного странная тема, но думаю кому нибудь будет интересно. Недавно набрел в интернетах на статьи авторов – это Stuart Sutherland, Don Mills и Chris Spear. Сами статьи на английском можно ...

Создано 06 марта 2013

2. Проект-исследование счетчика на DET Flip-Flop

(Проекты Altera Quartus II для платы Марсоход2)

Как известно, все цифровые схемы строятся по общему принципу «машины состояния». Вся схема проекта состоит как-бы из двух частей: регистров, которые хранят текущее состояние системы и комбинационной логики, ...

Создано 17 ноября 2012

3. Декодер

(Язык описания аппаратуры Verilog HDL)

Декодер - устройство, преобразующее двоичный код в позиционный код. Рассмотрим полный декодер. Если входных линий декодера N, то выходных линий будет 2^N. например, декодер с тремя входными линиями имеет ...

Создано 28 ноября 2011

4. Мультиплексор

(Язык описания аппаратуры Verilog HDL)

Вот что написано в Википедии: "Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов ...

Создано 19 апреля 2011

5. Мультиплексор

(Комментарии)

в Verilog тип reg это не всегда "устройство хранения" - триггер или защелка (latch). Этот факт всегда вызывает недоумение у начинающих (и у меня когда-то то же). Самое простой и немного примитивный способ ...

Создано 19 апреля 2011

6. Мультиплексор

(Комментарии)

Вопрос: У вас везде присвоение идёт регистру, это получается не мултиплексер, а защелка выбранного значения. Обоснуй те пожалуйста такую протеворечивост ь. Ведь мультиплексер в чистом виде : wire a,b,c; ...

Создано 19 апреля 2011