decoder 7-segment ПЛИС Altera MTBF Воспроизведение звука усилитель CPLD USB протокол TAP Controller iverilog Микрофон Sourcery презентация Quartus Prime Design Software v15 SL4A Фоторамка Часть1 Подключение TFT-панелей симуляция проекта CORE Verilog VPI АМ Обновление сайта новогодняя елка Обертон Altera Quartus II шутка FPGA результат уроки Altera Quartus II процессор Волшебство триггер INITRD DeltaSigma ЦАП иллюминация Icarus Verilog verilog Телескоп БТА Архыз testbench WS2812B ffmpeg проект Quartus II FT2232HL Плата Марсоход2 Quartus Prime счетчик по модулю SignalTap CPLD MAX II