Проекты Altera Quartus II для платы Марсоход2

1. Yosys Open SYnthesis Suite

(Разное)

... схемы, которую создал Quartus RTL Viewer. на обеих схемах есть регистр, сумматор, сравниватель и три мультиплексора. Если нужно проследить судьбу каждого сигнала, каждого логического элемента и каждого ...

Создано 14 Октябрь 2018

2. Verilog State Machine Framework

(Проекты Intel Quartus Prime для платы Марсоход3)

... значений в регистр при разных условиях требует мультиплексоров. Описание этих мультиплексоров (в Verilog они описываются с помощью if-else или case-endcase) - это не простое занятие при описании сложных ...

Создано 24 Октябрь 2015

3. Реализация HDMI в ПЛИС

(Проекты Intel Quartus Prime для платы Марсоход3)

...  Property Editor": В его составе есть элемент "DDIO OUT". Он состоит из двух триггеров, выходы которых подключены к паду через ;мультиплексор. Практически, это уже встроенный в каждый пин сериалайз ...

Создано 19 Август 2015

4. Нестабильность проектов ПЛИС

(Разное)

... функции — это сумматоры, вычитатели, умножители, мультиплексоры, дешифраторы и всякое другое. Выход логической функции зависит только от сигналов на входах. Внутри логической функции нет запоминающих ...

Создано 22 Апрель 2015

5. Архитектура ПЛИС (FPGA)

(Разное)

... соединяющими дорожками и позже не могут быть изменены. Нет никаких регистров для временного хранения прошивки. Здесь нет программируемых переключателей, мультиплексоров, как в FPGA других типов. Ну микросхемы ...

Создано 20 Январь 2014

6. Простые советы по стилю Verilog

(Разное)

...  Комбинационные функции – это всякие простые И, ИЛИ, НЕТ, исключающее или. Еще сумматоры, вычитатели, сравниватели, мультиплексоры, декодеры. Вот их все в wire и с помощью assign и описываем. Любую комбинационную ...

Создано 18 Октябрь 2013

7. Сбор данных от датчиков на плате Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

... 0); Собственно положение ненулевого бита в сдвиговом регистре определяет какой именно символ записывается в данный момент в FIFO. Описан такой большой мультиплексор передаваемых данных: assign byt ...

Создано 08 Октябрь 2013

8. FM радио передатчик из платы Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

... егистр r4 из кольца. Так что логические функции, может какие-то мультиплексоры, в нашей схеме все равно появятся, но хотя бы их будет поменьше. В итоге, модуль делителя на языке Verilog HDL получился вот ...

Создано 06 Май 2013

9. Проект-исследование счетчика на DET Flip-Flop

(Проекты Altera Quartus II для платы Марсоход2)

... сигнал D. Размышляя о принципе действия обычного триггера ( Single Edge Triggered ) DFF, можно придумать, как реализовать триггер, работающий и по фронту и по спаду. Для этого нужен еще один мультиплексор. ...

Создано 17 Ноябрь 2012

10. Демультиплексор

(Язык описания аппаратуры Verilog HDL)

Демультиплексор выполняет функцию обратную мультиплексору - "подключает" входной сигнал к нужному выходному, номер которого задается селектором. Если входной сигнал - логическая единица, то он ведет ...

Создано 05 Декабрь 2011

11. Декодер, демультиплексор, дешифратор

(Разное)

На разных форумах по электронике иногда вижу люди задают вопрос: "Как реализовать демультиплексор на Verilog?" Честно говоря, я думаю, что программируя на Verilog HDL врядли вы будете прямо оперировать ...

Создано 28 Ноябрь 2011

12. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.

(Проекты Altera Quartus II для платы Марсоход)

... их экспериментах мы пошли дальше, и подключили RxIN2 через мультиплексор,подавая во время положительного периода клока сигнал DE, а во время отрицательного сигнал управления синим цветом. Описанным мето ...

Создано 11 Сентябрь 2011

13. ПЛИС внутри ПЛИС

(Проекты Altera Quartus II для платы Марсоход)

... интерфейс за 16 тактов загрузить всю таблицу. Входные сигналы in0, in1, in2, in3 все вместе являются селекторами для мультиплексора, который и выбирает результат из таблицы Look-Up, реализуя любую логическую ...

Создано 19 Июнь 2011

14. Счетчики.

(Язык описания аппаратуры Verilog HDL)

... ту тактовой частоты. В схеме появляется мультиплексор, который выбирает для записи в регистры счетчика либо следующее значение, либо ноль. always @(posedge clk)   if(reset)     coun ...

Создано 26 Апрель 2011

15. Триггер

(Язык описания аппаратуры Verilog HDL)

... ии в железе тоже теперь совершенно иной: на входе появился мультиплексор выбирающий из входного сигнала d или значения "ноль" в зависимости от входного сигнала reset.   Регистр с синхронным сбро ...

Создано 20 Апрель 2011

16. Немного теории

(Разное)

...  есть - про мультиплексоры. Будут и еще статьи про другие разные типовые компоненты схем.    ...

Создано 19 Апрель 2011

17. Мультиплексор

(Язык описания аппаратуры Verilog HDL)

Вот что написано в Википедии: "Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входо ...

Создано 19 Апрель 2011

18. Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

(Intel Quartus Prime)

... ый нам мультиплексор 2х1, адресным входом которого является выход триггера, один из коммутируемых входов  это сигнал "S", другой - инверсия от сигнала  "R". Таким образом можно понять , как раб ...

Создано 31 Март 2011

19. Quartus II. Часть2. Комбинаторная логика.

(Intel Quartus Prime)

... огическую функцию любой сложности. Для начала, не очень сложная функция: Это пример реализации часто используемой логической конструкции - мультиплексора, в нашем случае очень простого - 2х1. В з ...

Создано 25 Март 2011

20. Введение в Verilog. Пятый урок, Синхронная логика.

(Разное)

... q <= data;   end end endmodule Фактически, здесь при использовании синхронного сброса перед входом запоминающего регистра стоит мультиплексор. Если сигнал сброса reset активен ("единица"), ...

Создано 03 Август 2010