Altera разводка платы машинка Scratch Вебинар отладка Altera MAX-II icarus-verilog Игра River Raid Санкт-Петербург dumpfile семи-сегментный индикатор FPGA VHDL testbench MAX II Интерфейс Verilog VPI MIDI АЦП Триггер Game SDRAM Verilog LFSR Четвертый урок Поведенческие блоки fork ROSH 2010 Терминал VT100 Hardware Freedom Day ПЛИС HSYNC Initial Ram Disk синхронное FIFO ffmpeg частотомер Первый урок Cyclone III RTLViewer JTAG модуль на Verilog видеоигра FIFO Цап R2R - нюансы Презентация симулятор развертка FTDI анализатор протокола USB MAX10