симуляция проекта USB программатор VHDL синусоида Фазовая модуляция WiFi Verilog decoder Forth Download Altera Quartus II тестбенч Опять 25 TFilter jtagserver FPGA Altera Verilog на русском декодер программатор FIFO Марсоход расчет фильтра Первый урок измерение частоты тона Quartus II monitor теннис Verilog State Machine Framework мультиплексор OpenCores SL4A Quartus Prime цифровая логика ПЛИС Stream always Марсоход3bis Плата Марсоход3 до-ре-ми mbftdi - SVF Player Yosys Open SYnthesis Suite condition execution Amber Отладка тест ОЗУ Waveforms JTAG Clock Domain Cross Марсоход2 и Марсоход3