Verilog HDL анализатор протокола USB FIFO Altera HDSDR ADC1175 С Новым Годом! Уже 2015-й! RTLViewer Появились платы Quartus II Новая версия 1 датчик FPGA синтезатор Еще про отладку WinDbg Лабиринт схемы в Quartus II Играем мелодию Подмосковные вечера NIOS II ALARM Марсоход описание Шилд ethernet ModelSim MBFTDI always Марсоход2 последовательный порт отладка Verilog САПР island- style FPGA D-триггер ПЛИС DisplayDuplication SHA256 Timer теннис текстовый дисплей Jukebox дальномер Амплитудная модуляция фаза Телескоп БТА Архыз InnovativeFPGA схемотехника Тестбенч ИК приемника контроллер памяти JTAG