Язык описания аппаратуры Verilog HDL

1. Язык описания аппаратуры Verilog HDL

(Категория)

... на верификацию проектов, язык содержит элементы объектно-ориентированного программирования. Язык Verilog HDL - это не VHDL. VHDL - это совсем другой язык, хотя и служит тем же целям - описание, моделирование, ...

Создано

2. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... алы шины USB. Когда же контроллер все передал и должен слушать, то он выключает сигнал o_oe и отключает буфера TRI. После этого на сигналы i_dp и i_dm приходит то, что передает подключенное устройство. Над ...

Создано 18 Март 2020

3. USB хост контроллер

(Проекты Intel Quartus Prime для платы Марсоход3)

... протокол, который я разработал для этого проекта. Здесь будет описание тех команд, которые можно послать в контроллер и которые можно прочитать из контроллера. Команд всего шесть, они определены в Verilog ...

Создано 05 Март 2020

4. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

... времени. Итак, поехали. Описание микросхемы WS2812B можно взять здесь: Микросхема работает довольно просто. Микросхемы в ленте соединены цепочкой и биты передаются последовательным кодом. Биты ...

Создано 31 Декабрь 2019

5. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

Поскольку я начал изучать этот очень быстрый симулятор Verilog HDL - Verilator, то подумал, мне, чтобы лучше понять и освоить его нужен конкретный проект. Но ведь у меня их много! Почему бы мне не попробовать ...

Создано 06 Декабрь 2019

6. Verilator

(FPGA & Verilog блог)

Я уже писал про симуляцию Verilog HDL проектов в ModelSim и с помощью Icarus Verilog. Однако, конечно, существуют и другие средства. Один из самых быстрых симуляторов, и к тому же свободный и бесплатный, ...

Создано 26 Ноябрь 2019

7. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... File -> New и появляется окно, где мы выбираем типр создаваемого файла. Можно создавать проект в виде схемы, може сделать VHDL описание проекта. Я предпочитаю создавать Verilog HDL файлы. Нажимаю OK ...

Создано 03 Ноябрь 2019

8. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

В этой обзорной статье я постараюсь рассказать какие действия выполняются тем или иным пунктом меню САПР Quartus Prime. Я сделаю акцент только на самых часто используемых действиях, так что это будет не ...

Создано 16 Октябрь 2019

9. Установка Intel Quartus Prime Lite Edition

(Intel Quartus Prime)

Установка САПР Quartus Prime Lite на компьютер с операционной системой Windows не является сложной. Все что нужно сделать - это запустить программу инсталлятора (где ее взять написано вот здесь) и все ...

Создано 06 Октябрь 2019

10. Шилд 7-ми сегментного индикатора

(Общая информация)

Шилд 7-ми сегментного индикатора - это небольшая плата, которая может быть установлена на плату Марсоход2 / Марсоход2bis или Марсоход3 / Марсоход3bis. Она добавляет к этим FPGA платам возможность отображения ...

Создано 15 Сентябрь 2019

11. Управление Marble Machine v2

(FPGA & Verilog блог)

d22UQ7GhczI Я уже как-то писал про свой хобби проект Marble Machine - это такая штука, напечатанная на 3D принтере. Машина перемещает металлические шары, поднимает их вверх на подъемниках и потом они ...

Создано 10 Сентябрь 2019

12. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

(Проекты для платы Марсоход2bis)

... на семисегментном индикаторе с динамическим управлением. Так же добавляются четыре пользовательских кнопочки. Дальше есть небольшое описание FPGA проекта, который демонстрирует работу этой платы расширения. ...

Создано 05 Сентябрь 2019

13. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

Представим себе, что мы увидели какой-то интересный FPGA проект и захотели запустить его на своей плате, но, проблема - плата у нас другая и микросхема FPGA у нас другая. Как перенести тот проект на нашу ...

Создано 01 Сентябрь 2019

14. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... сигнала с помощью АЦП платы. Проекты созданы в среде Intel Quartus Prime 18.1 Lite Edition, должны работать и более поздних версиях квартуса. Далее есть краткое описание каждого из проектов. Итак, ...

Создано 26 Август 2019

15. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис

(MIPSfpga в плате Марсоход3)

... очень подробно расписывается, какие модули нужны для построения работающей системы и приведено много схем с описанием их работы. Вот итоговая схема однотактного процессора MIPS: Потом эта схема будет ...

Создано 29 Июнь 2019

16. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

... управлять ею и я это сделал! На этом видео выше показано, как плата Марсоход3bis управляет светодиодами на ленте. Описание этого маленького отдельного проекта читайте далее. Светодиодная лента состоит ...

Создано 25 Декабрь 2018

17. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

В предыдущей статье я писал об изготовлении самодельного микрофонного шилда к плате Марсоход3bis. Для чего мне понадобилась такая плата? Мне захотелось сделать "новогодний проект" - "Цветомузыка". Я ...

Создано 24 Декабрь 2018

18. Изготовление микрофонного усилителя для платы Марсоход3bis методом ЛУТ

(Разное)

Задумал я подключить микрофон к плате Марсоход3bis. Микрофон электретный CZN-15E. Первая мысль была очень простая: нужно приобрести микрофонный модуль для Ардуино и использовать его. Я нашел и купил ...

Создано 15 Декабрь 2018

19. Yosys Open SYnthesis Suite

(Разное)

Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...

Создано 14 Октябрь 2018

20. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

Казалось бы простая задача: как развернуть биты в шине так, чтоб младший бит стал старшим, а старший самым младшим? Первое, что приходит на ум: написать вот так: reg [7:0]src; //reverse? wire [0:7]re1; ...

Создано 23 Сентябрь 2018