Altera Quartus II Работа над ошибками Теннис FPGA ПЛИС Спектр сигнала Марс3 Gray code счетчик ядро Linux датчик Тестбенч приемника USB WEB интерфейс новая плата Марсоход двигатели последовательный порт Serial port Altera Verilog ядра ОС Windows шилд Ethernet Quartus II троичная логика Сериалфлэшлоадер Cyclone III демультиплексор MAX II драйвер устройства OpenCores testbench Timer Raspberry PI3 тестбенч верилог Modelsim алгоритм Шарманка робот CPLD Книга о Verilog Микрофон управление Код Грея Убить MAX SDRAM патч Linux телескоп COM-порт Python JTAG MBFTDI