... несколько уроков:
Часть 1. Базовые типы источников сигнала в языке Verilog HDL - это wire, reg, шины. Группирование логики в модули (module / endmodule). Входные и выходные сигналы модулей (input, ...
... и показать спектр шумового сигнала, полученного из моего генератора LFSR.
Кто не знает, что такое спектр, пожалуй дам ссылку на свою же очень давнюю статью.
Теперь к делу..
Программа для отрисовки ...
Считается, что любой периодический сигнал можно представить суммой других, более простых сигналов.
В радиотехнике обычно используют представление сигналов в виде суммы более простых функций от времени ...
... Для передачи сигнала из одного клокового домена в другой должны использоваться синхронизаторы – как минимум два последовательных D-триггера. А что, если нам нужно передать не одиночный сигнал, а группу ...
В языке Verilog HDL для описания синхронизаторов сигналов, пересекающих клоковый домен (CDC, Clock Domain Cross) используются очень простые конструкции. Это понятно, ведь синхронизатор это просто два (редко ...
Вот простая задача: выделение момента изменения длительного сигнала. Я выделил ее в отдельную статью, потому, что это весьма часто используемый технический прием. Такие вещи приходится писать довольно ...
Возникла у нас идея сделать простую бесконтактную сигнализацию.
В некоторых наших предыдущих проектах мы уже использовали микросхему IR приемника. Например это наши IR управляемые «танчик» или «марсоходик». ...
... ие и кладет его на стек. Потом на стек кладется число 8 и вызывается слово and, которое снимает два числа со стека вычисляет логическую функцию and и кладет результат на стек. Число 8 определяет битовую м ...
... указать именно ту микросхему, которая стоит на имеющейся плате;
выполнить назначения сигналов проекта к выводам FPGA чипа на вашей плате, все платы разные, но как правило многие имеют общие черты: некоторое ...
... всем доступным для программирования данной платы сигналам FPGA и все эти сигналы уже приписанны к конкретным выводам микросхемы. Вот так выглядит окно назначений Assignments Editor в среде САПР Intel Quartus ...
... протестировать. Тестбенчи генерируют внешние сигналы к исследуемому модулю и потом, в процессе симуляции, можно будет увидеть все внутренние сигналы проекта. Написание тестбенчей не всегда простое занятие. ...
... опрашивать порты по очереди и индивидуально? В результате я подумал, что самое простое решение, раз уж я использую для обмена последовательный порт - это использовать сигнал RTS из него. Сигнал RTS это ...
... нужно для USB1.1 Вообще-то, Low Speed передает с частотой 1,5МГц, но на прием лучше иметь частоту выше, чтобы можно было синхронизироваться по сигналу выделяя фронты dp/dm. Поэтому я использую частоту ...
... Тем не менее, так же все должно работать и на платах Марсоход2 или Марсоход2bis или других FPGA платах (если сделать правильные назначения сигналов проекта). В этом проекте есть два компонента, аппаратный ...
... состоит из последовательно соединенных RGB микросхем, например, вот таких: WS2812B. Соединяются они тремя проводами: питание, земля и информационный сигнал, по которому передается код цвета для каждого ...
... номера пинов для сигналов JTAG и альтернативный базовый адрес периферии в плате Raspberry. Я столкнулся с тем, что не вполне понимаю, как распознать платы. Написано про это много в интернете, но четкого ...
... код это и переписать нельзя, так как тут сигнал Sys_clk устанавливается и по фронту и по спаду сигнала Clk. В реальной жизни насколько я понимаю так не бывает. Вот и Verilator так же думает.
Это тольк ...
Подробнее...