ARM System-on-Chip

1. Язык описания аппаратуры Verilog HDL

(Категория)

... несколько уроков: Часть 1. Базовые типы источников сигнала в языке Verilog HDL - это wire, reg, шины. Группирование логики в модули (module / endmodule). Входные и выходные сигналы модулей (input, ...

Создано 30 ноября -0001

2. Отрисовка спектра сигнала в программе на Python ...

(Разное)

... и показать спектр шумового сигнала, полученного из моего генератора LFSR. Кто не знает, что такое спектр, пожалуй дам ссылку на свою же очень давнюю статью. Теперь к делу.. Программа для отрисовки ...

Создано 17 марта 2016

3. Спектр сигнала ...

(Разное)

Считается, что любой периодический сигнал можно представить суммой других, более простых сигналов. В радиотехнике обычно используют представление сигналов в виде суммы более простых функций от времени ...

Создано 01 мая 2013

4. Передача группы сигналов в другой клоковый домен ...

(Разное)

... Для передачи сигнала из одного клокового домена в другой должны использоваться синхронизаторы – как минимум два последовательных D-триггера. А что, если нам нужно передать не одиночный сигнал, а группу ...

Создано 24 февраля 2012

5. Синхронизатор сигнала для CDC на Verilog ...

(Язык описания аппаратуры Verilog HDL)

В языке Verilog HDL для описания синхронизаторов сигналов, пересекающих клоковый домен (CDC, Clock Domain Cross) используются очень простые конструкции. Это понятно, ведь синхронизатор это просто два (редко ...

Создано 24 февраля 2012

6. Выделение момента изменения сигналов. ...

(Язык описания аппаратуры Verilog HDL)

Вот простая задача: выделение момента изменения длительного сигнала. Я выделил ее в отдельную статью, потому, что это весьма часто используемый технический прием. Такие вещи приходится писать довольно ...

Создано 20 апреля 2011

7. Улучшенный модуль генерации синхросигналов VGA ...

(Исходный код)

/////////////////////////////////////////////////////////////// //module which generates video sync impulses /////////////////////////////////////////////////////////////// module hvsync (  ...

Создано 20 февраля 2011

8. Модуль приемника USB (с сигналом сброса на некоторые регистры) ...

(Исходный код)

//simplest low speed USB receive function module ls_usb_recv( input wire reset, //clock should be 12Mhz input wire clk, //usb BUS signals input wire dp, input ...

Создано 17 января 2011

9. Бесконтактная сигнализация или датчик расстояния ...

(Проекты Altera Quartus II для платы Марсоход)

Возникла у нас идея сделать простую бесконтактную сигнализацию. В некоторых наших предыдущих проектах мы уже использовали микросхему IR приемника. Например это наши IR управляемые «танчик» или «марсоходик». ...

Создано 23 марта 2010

10. Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

(Intel Quartus Prime)

... протестировать. Тестбенчи генерируют внешние сигналы к исследуемому модулю и потом, в процессе симуляции, можно будет увидеть все внутренние сигналы проекта. Написание тестбенчей не всегда простое занятие. ...

Создано 28 июля 2020

11. USB хост контроллер с двумя портами для мыши и клавиатуры

(Проекты Intel Quartus Prime для платы Марсоход3)

... опрашивать порты по очереди и индивидуально? В результате я подумал, что самое простое решение, раз уж я использую для обмена последовательный порт - это использовать сигнал RTS из него. Сигнал RTS это ...

Создано 26 апреля 2020

12. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... нужно для USB1.1 Вообще-то, Low Speed передает с частотой 1,5МГц, но на прием лучше иметь частоту выше, чтобы можно было синхронизироваться по сигналу выделяя фронты dp/dm. Поэтому я использую частоту ...

Создано 18 марта 2020

13. USB хост контроллер

(Проекты Intel Quartus Prime для платы Марсоход3)

... Тем не менее, так же все должно работать и на платах Марсоход2 или Марсоход2bis или других FPGA платах (если сделать правильные назначения сигналов проекта). В этом проекте есть два компонента, аппаратный ...

Создано 05 марта 2020

14. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

... состоит из последовательно соединенных RGB микросхем, например, вот таких: WS2812B. Соединяются они тремя проводами: питание, земля и информационный сигнал, по которому передается код цвета для каждого ...

Создано 31 декабря 2019

15. Работа платы Марсоход2RPI с Raspberry Pi4

(FPGA & Verilog блог)

... номера пинов для сигналов JTAG и альтернативный базовый адрес периферии в плате Raspberry. Я столкнулся с тем, что не вполне понимаю, как распознать платы. Написано про это много в интернете, но четкого ...

Создано 22 декабря 2019

16. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

...  код это и переписать нельзя, так как тут сигнал Sys_clk устанавливается и по фронту и по спаду сигнала Clk. В реальной жизни насколько я понимаю так не бывает. Вот и Verilator так же думает. Это тольк ...

Создано 06 декабря 2019

17. Verilator

(FPGA & Verilog блог)

...  new() и позже можно устанавливать входные сигналы модуля простым присвоением top_module->clk = clock; После каждого присвоения новых входных сигналов нужно пересчитать модель вызовом функции eval(). Печатат ...

Создано 26 ноября 2019

18. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... на предыдущем этапе. Я создаю очень простой проект, который содержит простой двоичный счетчик. Он будет тактироваться от входного сигнала clk и будет отображать значение восьми битов счетчика на светодиодах ...

Создано 03 ноября 2019

19. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... qsf указаны все настройки проекта: какие файлы включены в проект, какие выводы каким сигналам назначены и прочее многое другое. В этом выпадающем меню File самые специфичные команды - это "Create / Update ...

Создано 16 октября 2019

20. Управление Marble Machine v2

(FPGA & Verilog блог)

d22UQ7GhczI Я уже как-то писал про свой хобби проект Marble Machine - это такая штука, напечатанная на 3D принтере. Машина перемещает металлические шары, поднимает их вверх на подъемниках и потом они ...

Создано 10 сентября 2019