Язык описания аппаратуры Verilog HDL

1. Язык описания аппаратуры Verilog HDL

(Категория)

...  Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию ...

Создано

2. MIPSfpga в плате Марсоход3

(Категория)

... ядре MIPS, запущенном в FPGA. MIPSfpga - это набор скриптов для сборки ядра, для компиляции тестовых программ, загрузки исполняемых файлов в плату с FPGA, запуска симуляторов. В этом разделе мы размещаем ...

Создано

3. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

... Симулятор icarus verilog так же на эту строку дает ошибку - что-то вроде "sorry, streaming operators are not supported". Чтобы не быть голословным, объединяю все описанные выше методы в один Verilog Testbenc ...

Создано 23 Сентябрь 2018

4. Modelsim под Windows и Verilog VPI

(Разное)

... симулятор Icarus Verilog под Ubuntu Linux. Связка языка Verilog и языка C хоть и получается немного мудреная, но дает дополнительные возможности для симуляции. Получается можно определить свою системную ...

Создано 18 Сентябрь 2018

5. Как вернуть скрипту результат симуляции Verilog?

(Разное)

Появилась простая задача - нужно из скрипта (batch/Windows или bash/Linux) проанализировать результат симуляции Verilog. Причем желательно, чтобы решение работало с разными симуляторами: icarus и modelsim ...

Создано 11 Сентябрь 2018

6. Динамический сдвиг фазы частоты с PLL

(Разное)

... налы KEY0 и KEY1, которые сейчас не используются, но пусть будут.. Выходные сигналы LED не используются, но на выходы IO[0] и IO[1] я вывел выходы c0 и c1 из PLL. Это чтобы их удобно было наблюдать в с ...

Создано 13 Апрель 2017

7. Симуляция АЦП в ПЛИС MAX10.

(FPGA & CPLD блог)

... нала. Если используются несколько каналов АЦП, то для каждого канала можно задать свой вайл с отсчетами. Тестбенч для симулятора, написанный на Verilog: `timescale 1ns/1ps module tb; initial begin  ...

Создано 13 Март 2017

8. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... ии тестбенча ошибиться и написать, например, always clk = #50 ~clk; То уже PLL в симуляторе запускаться не будет, так как тестбенч подает на PLL не 100МГц, а 10МГц. PLL в симуляторе не стартует если точность ...

Создано 21 Январь 2017

9. КИХ фильтр на Verilog

(Разное)

...  сумматоров. Теперь главный вопрос - а как убедиться, что это вообще работает? Ну как? да просто! - есть симулятор Verilog. Напишу тестбенч, который будет иммитировать входной сигнал на разных частота ...

Создано 25 Апрель 2016

10. Сложности разработки USB хоста для проекта USBTerm.

(Проект графического терминала USBTerm)

... ровали: Вроде бы в симуляторе все работает. Теперь эти модули нужно интегрировать в реальный проект Altera Quartus для платы Марсоход3bis и посмотреть все ли там хорошо, все ли работает. Симуляция сим ...

Создано 23 Февраль 2016

11. Видеоадаптер для проекта USBTerm

(Проекты Altera Quartus Prime для платы Марсоход3)

... развертка, отображается изображение из памяти. Коротко расскажу, как я веду разработку. Обычно мои инструменты - это текстовый редактор notepad++, симулятор icarus verilog, программа для просмотра ...

Создано 07 Декабрь 2015

12. Фотографирование: пульт дистанционного управления к Canon EOS 650D

(Проекты Altera Quartus II для платы Марсоход)

... ти импульсов и паузы между пачками сигналов именно такие, как я хочу. Я использую простой симулятор Icarus Verilog. Из командной строки вызываю команду компиляции: >iverilog -o myout canon_rc6.v ...

Создано 28 Сентябрь 2015

13. Симуляция SDRAM контроллера в ModelSim

(Разное)

Попробую просимулировать SDRAM контроллер из предыдущей статьи mindango с помощью симулятора ModelSim Altera. Действительно у ModelSim Altera есть ряд ограничений, очень важное ограничение - это отсутствие ...

Создано 16 Ноябрь 2014

14. Простейший SDRAM-контроллер на VHDL

(Разное)

...  можно загрузить по этой ссылке: . Между тем, чтобы убедиться в том, что логика контроллера устроена верно, его следует загнать в симулятор, и проследить за поведением различных сигналов. В качестве симулятор ...

Создано 13 Ноябрь 2014

15. Интерфейс Verilog VPI

(Разное)

... ы понимаете, пишется на языке C  :-) В принципе ничего особенного тут нет, за исключением того, что для взаимодействия с симулятором Verilog нужно пользоваться его библиотекой и его интерфейсными функциями  ...

Создано 24 Январь 2014

16. Симулятор в Quartus v13

(Разное)

Я был абсолютно уверен, что встроенный симулятор в Quartus II уже не вернется. Последняя версия, про которую я знаю, что встроенный симулятор был - это версия 9.1. И вот сейчас я иду по ссылке, ...

Создано 10 Июнь 2013

17. Графический дизайн или текст Verilog/VHDL?

(Разное)

... графическом редакторе нарисовать все сигналы входных воздействий к исследуемому модулю. Потом запускался симулятор и он позволял посмотреть выходные или внутренние сигналы исследуемого проекта. Честно ...

Создано 30 Май 2013

18. Verilog Gotchas

(Разное)

... r b)   sum = a + b; В этом примере сумма "sum" будет вычисляться симулятором, когда изменится либо сигнал "a" либо сигнал "b". always @(a | b) // GOTCHA! “|” это оператор   sum = a + b; А в эт ...

Создано 06 Март 2013

19. Отладка Linux в Amber SoC

(ARM System-on-Chip)

... Icarus Verilog. Посмотрим, если ли эта проблема в симуляторе.   Идея симуляции может показаться фантастической – я собираюсь провести длительную Verilog симуляцию очень сложной системы с процессором, ...

Создано 09 Декабрь 2012

20. Первый (неудачный) запуск Linux в SoC Amber

(ARM System-on-Chip)

... Этот файл может понадобиться для симуляции работы Линукс в Verilog симуляторе. initrd-200k-hello-world – простейший образ Initial Ram Disk, этот диск может монтироваться после загрузки ядра и затем с ...

Создано 30 Ноябрь 2012