Проекты Altera Quartus II для платы Марсоход2

1. Язык описания аппаратуры Verilog HDL

(Категория)

...  Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию ...

Создано 30 ноября -0001

2. MIPSfpga в плате Марсоход3

(Категория)

... ядре MIPS, запущенном в FPGA. MIPSfpga - это набор скриптов для сборки ядра, для компиляции тестовых программ, загрузки исполняемых файлов в плату с FPGA, запуска симуляторов. В этом разделе мы размещаем ...

Создано 07 ноября 2017

3. Симулятор в Quartus v13 ...

(Разное)

Я был абсолютно уверен, что встроенный симулятор в Quartus II уже не вернется. Последняя версия, про которую я знаю, что встроенный симулятор был - это версия 9.1. И вот сейчас я иду по ссылке, ...

Создано 10 июня 2013

4. Симулятор ModelSim ...

(Разное)

... 9, но в последней версии Quartus II v10 этого «родного» альтеровского симулятора уже нет. Сказать по правде я расстроился. Для маленьких проектов этого симулятора вполне хватало. Потом я написал статью ...

Создано 13 декабря 2010

5. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... бходимых для симуляции. После компиляции можно запустить симулятор Icarus Verilog: >vvp qqq Получится выходной файл out.vcd, который можно открыть и посмотреть с помощью программы gtkwave. На это ...

Создано 18 марта 2020

6. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

s7GkTgyDVCc Приближается Новый Год! Мы поздравляем читателей нашего сайта с этим праздником! НО, сегодня нам нужен Новогодний FPGA Проект. У нас уже чего только не было на сайте: и двигалось и светило ...

Создано 31 декабря 2019

7. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

Поскольку я начал изучать этот очень быстрый симулятор Verilog HDL - Verilator, то подумал, мне, чтобы лучше понять и освоить его нужен конкретный проект. Но ведь у меня их много! Почему бы мне не попробовать ...

Создано 06 декабря 2019

8. Verilator

(FPGA & Verilog блог)

Я уже писал про симуляцию Verilog HDL проектов в ModelSim и с помощью Icarus Verilog. Однако, конечно, существуют и другие средства. Один из самых быстрых симуляторов, и к тому же свободный и бесплатный, ...

Создано 26 ноября 2019

9. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... о лучше, чем никак. Такая конвертация нужна, когда в проекте используются схемы, но однажды вы решили, что проект нужно просимулировать скажем в ModelSim. И тут оказывается, что никакой нормальный симулят ...

Создано 16 октября 2019

10. Скачиваем САПР Intel Quartus Prime

(Intel Quartus Prime)

... ое ПО САПР, может быть потребуется ModelSim - это симулятор проектов, и еще компоненты для поддержки конкретной серии FPGA, например, Cyclone IV ) нажимаем "Download Selected Files" и начинается загру ...

Создано 28 сентября 2019

11. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... а процессоре в симуляторе Icarus Verilog. Напомню, что исходные тексты Verilog системы на кристалле с процессором ARM v2a можно взять на моей странице github: https://github.com/marsohod4you/Amber-Marsoho ...

Создано 28 июля 2019

12. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

ZoJbefrVJIM Поскольку я делаю новогодний проект "Цветомузыка", то мне нужны для нее цветные управляемые огни / лампы / светодиоды. Тут я вспомнил, что у нас есть светодиодная лента. Сперва нужно научиться ...

Создано 25 декабря 2018

13. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

В предыдущей статье я писал об изготовлении самодельного микрофонного шилда к плате Марсоход3bis. Для чего мне понадобилась такая плата? Мне захотелось сделать "новогодний проект" - "Цветомузыка". Я ...

Создано 24 декабря 2018

14. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

Казалось бы простая задача: как развернуть биты в шине так, чтоб младший бит стал старшим, а старший самым младшим? Первое, что приходит на ум: написать вот так: reg [7:0]src; //reverse? wire [0:7]re1; ...

Создано 23 сентября 2018

15. Modelsim под Windows и Verilog VPI

(Разное)

... симулятор Icarus Verilog под Ubuntu Linux. Связка языка Verilog и языка C хоть и получается немного мудреная, но дает дополнительные возможности для симуляции. Получается можно определить свою системную ...

Создано 18 сентября 2018

16. Как вернуть скрипту результат симуляции Verilog?

(Разное)

Появилась простая задача - нужно из скрипта (batch/Windows или bash/Linux) проанализировать результат симуляции Verilog. Причем желательно, чтобы решение работало с разными симуляторами: icarus и modelsim ...

Создано 11 сентября 2018

17. Динамический сдвиг фазы частоты с PLL

(Разное)

У нас на сайте уже была пара статей про PLL. PLL - это, если говорить просто, встроенный в ПЛИС генератор тактовых частот. Он позволяет из одной входной тактовой частоты синтезировать несколько других ...

Создано 13 апреля 2017

18. Симуляция АЦП в ПЛИС MAX10.

(FPGA & Verilog блог)

Есть простой способ симуляции АЦП, встроенной в ПЛИС Intel MAX10. Если сказать точнее, то существует простой способ симулировать выходные данные АЦП в среде ModelSim. Сейчас расскажу, как это сделать. ...

Создано 13 марта 2017

19. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... clk = #50 ~clk; То уже PLL в симуляторе запускаться не будет, так как тестбенч подает на PLL не 100МГц, а 10МГц. PLL в симуляторе не стартует если точность симулятора установлена слишком грубой. Ин ...

Создано 21 января 2017

20. КИХ фильтр на Verilog

(Разное)

В этой статье я хочу рассказать о своих экспериментах по созданию простого параметрического цифрового КИХ фильтра на Verilog HDL. До сегодняшнего дня я старался избегать тем цифровой обработки сигналов ...

Создано 25 апреля 2016