Проекты Altera Quartus II для платы Марсоход2

1. Язык описания аппаратуры Verilog HDL

(Категория)

... Verilog HDL. Блокирующее и не блокирующее присваивание. Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла: Отдельная тема, тем не менее связанная с Verilog - это симуляция ...

Создано 30 ноября -0001

2. Симуляция usbhost контроллера ...

(FPGA & Verilog блог)

В предыдущей статье я рассказал, как запустил свой собственный велосипед USB хост контроллер и как он работает в железе в плате Марсоход3. Там я в основном рассказывал, как взаимодействует управляющая ...

Создано 18 марта 2020

3. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator ...

(ARM System-on-Chip)

... даже симулировал этот проект в Icarus Verilog, но работала та симуляция чрезвычайно медленно. Это то, что нужно. Я попробую теперь симулировать этот же Amber SoC с помощью Verilator. Посмотрим насколько ...

Создано 06 декабря 2019

4. Симуляция АЦП в ПЛИС MAX10. ...

(FPGA & Verilog блог)

Есть простой способ симуляции АЦП, встроенной в ПЛИС Intel MAX10. Если сказать точнее, то существует простой способ симулировать выходные данные АЦП в среде ModelSim. Сейчас расскажу, как это сделать. ...

Создано 13 марта 2017

5. Симуляция SDRAM контроллера в ModelSim ...

(Разное)

...  на VHDL - тогда функциональная симуляция возможна. У нас же проект использует и Verilog и VHDL, а значит мы используем нетлисты *.VO созданные Quartus II из VHDL и поэтому нам сейчас доступна только временна ...

Создано 16 ноября 2014

6. Симуляция проекта Amber с Icarus Verilog. ...

(ARM System-on-Chip)

... нормальный инструмент. Наверное я его просто не до конца освоил. Я буду пробовать симулировать с помощью Icarus Verilog, простой консольный симулятор. Конечно, сейчас моя симуляция будет не полной, она ...

Создано 24 сентября 2012

7. Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World! ...

(Исходный код)

//тестбенч для проекта Amber в плате Марсоход2 `timescale 1 ns / 1 ns module tb(); reg sysrst; reg clk_80mhz; reg [31:0] clk_count = 'd0; integer ...

Создано 24 сентября 2012

8. Симуляция MAX II UFM в ModelSim ...

(Разное)

...  Work. Что мы видим: симуляция не может быть проведена, так как не найден модуль maxi_ufm. Вот как выглядит сообщение об ошибке в ModelSim: #         Region: /testbench/max2inst/b2v_inst13 # Loadin ...

Создано 30 июля 2012

9. Симуляция проекта Теннис ...

(Разное)

Иногда приходится иметь дело с аппаратными проектами в которых отдельные события происходят довольно редко. И не то что бы рабочая частота была небольшой - как раз нет, рабочая частота довольно высокая ...

Создано 05 марта 2011

10. Симуляция проекта с помощью Icarus-Verilog ...

(Разное)

После некоторых раздумий я решил написать статью о симуляции Verilog проектов с помощью пакета программ icarus-verilog. Мне кажется, что это лучший способ «быстро попробовать» возможности симуляции. Конечно, ...

Создано 28 ноября 2010

11. Пошаговая инструкция для Quartus II: Симуляция проекта ...

(Intel Quartus Prime)

Какой бы проект для CPLD или FPGA мы ни делали: сложный или простой, всегда полезно произвести его симуляцию. Симуляция – это программное тестирование проекта, всегда делается до его проверки в железе. ...

Создано 10 августа 2010

12. Verilator

(FPGA & Verilog блог)

Я уже писал про симуляцию Verilog HDL проектов в ModelSim и с помощью Icarus Verilog. Однако, конечно, существуют и другие средства. Один из самых быстрых симуляторов, и к тому же свободный и бесплатный, ...

Создано 26 ноября 2019

13. Цветомузыка в FPGA

(Проекты Intel Quartus Prime для платы Марсоход3)

... платы микрофонного усилителя для платы марсоход3bis в домашних условиях методом ЛУТ 2) построение цифрового КИХ фильтра с большим числом звеньев (у меня до 512), модуль на Verilog, и симуляция фильтра ...

Создано 30 декабря 2018

14. Динамический сдвиг фазы частоты с PLL

(Разное)

У нас на сайте уже была пара статей про PLL. PLL - это, если говорить просто, встроенный в ПЛИС генератор тактовых частот. Он позволяет из одной входной тактовой частоты синтезировать несколько других ...

Создано 13 апреля 2017

15. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... аем k1 и отпускаем ее еще через 200нс. Единицы измерения временных интервалов в тестбенче задаются в первой строке с помощью timescale. Довольно подробно симуляция описана другой статье 11-blog/118-mode ...

Создано 21 января 2017

16. Сложности разработки USB хоста для проекта USBTerm.

(Проект графического терминала USBTerm)

...  Компилировать проект икарусом: запустите test_usb.bat. Симуляция - запустите из консоли "vvp qqq". Просмотр получившихся временных диаграмм "gtkwave out.vcd". Покажу некоторые временные диаграммы, котор ...

Создано 23 февраля 2016

17. Видеоадаптер для проекта USBTerm

(Проекты Intel Quartus Prime для платы Марсоход3)

... просто симулировать. Результат компиляции - файл qqq (задается через параметр "-o" к iverilog). Запускаю симулятор икаруса: vvp qqq. Собственно симуляция проекта - это у меня довольно долгий процесс.  ...

Создано 07 декабря 2015

18. Простейший SDRAM-контроллер на VHDL

(Разное)

...  я расскажу в одной из следующих статей. Как обычно, проект можно обсудить в комментариях – с вашей помощью статьи могут стать интереснее и нагляднее. P.S.: Читайте продолжение истории здесь: Симуляци ...

Создано 13 ноября 2014

19. Симулятор в Quartus v13

(Разное)

...  сигналов - всего 16 комбинаций. После того, как входные сигналы созданы можно будет начать симуляцию. Шаг пятый Симуляция. Нажимаю кнопку в окне Run Functional Simulation. И вот появляется ново ...

Создано 10 июня 2013

20. Графический дизайн или текст Verilog/VHDL?

(Разное)

Рискну затронуть такую холиварную тему: сравнение двух методов разработки, графический ввод схемы и текстовое описание проекта на языках HDL Verilog / VHDL. Какой метод лучше? Сразу скажу, что я ...

Создано 30 мая 2013