Проекты Altera Quartus II для платы Марсоход2

1. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... ",i,coeff);     fir_.mem_coeff.mem[i] = coeff;   end   $fclose(file_filter); end endtask endmodule В этом тестбенче есть синтезатор синусоиды. Про него подробнее можно почит ...

Создано 24 Декабрь 2018

2. Yosys Open SYnthesis Suite

(Разное)

Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...

Создано 14 Октябрь 2018

3. Блог новичка: Hello World

(Разное)

...  – Netlist Viewers синтезатора Quartus II. Вот в такую схему превращается вышеописанный счётчик: Здесь для выделения изменения уровня сигнала на входе счётчика используется функция falling_edge(X), возвращаю ...

Создано 01 Сентябрь 2014

4. Архитектура ПЛИС (FPGA)

(Разное)

... это микросхемы компании Альтера серии Flex10K, APEX. Программное обеспечение для проектирования ПЛИС. Программное обеспечение для проектирования ПЛИС, а именно компилятор (синтезатор логики и фиттер ...

Создано 20 Январь 2014

5. Verilog Gotchas

(Разное)

... ает. Хотя.. я думаю, что синтезатор должен в этом случае выдать предупреждение, что в проекте появилась защелка (latch). Все же нужно читать предупреждения компиляторов. Пример 4 Операции в списке чувст ...

Создано 06 Март 2013

6. MIDI-синтезатор

(Проекты Altera Quartus II для платы Марсоход2)

MIDI-синтезатор реализованный на ПЛИСобладает минимальной задержкой от нажатия на клавишу и до начала звучания, это заметно, особенно по сравнению с софтовыми синтезаторами. Но главное, такое решение ...

Создано 04 Декабрь 2012

7. Триггер

(Язык описания аппаратуры Verilog HDL)

... ys @(posedge clk or posedge reset)  if(reset)   q <= 1'b0;  else  if(enable)   q <= d; Компилятор / синтезатор может по разному реализовать такой реги ...

Создано 20 Апрель 2011

8. Мультиплексор

(Язык описания аппаратуры Verilog HDL)

... ным трем? Этот случай мы не описали в коде. Синтезатор считает, что в случае с sel==2'b11 значение на выходе не должно меняться, должно оставаться предыдущим. Значит в логике появится latch (защелка) - ...

Создано 19 Апрель 2011

9. Пошаговая инструкция для Quartus II: Симуляция проекта

(Intel Quartus Prime)

... проектов вы можете столкнуться с фактом, что нельзя найти какой-то сигнал, он пропал. Это объясняется очень легко. Компилятор синтезатор сделал оптимизацию и просто выбросил сигнал как несущественный. ...

Создано 10 Август 2010

10. Введение в Verilog. Пятый урок, Синхронная логика.

(Разное)

... примере. Сперва пишите "if(reset)" и все присвоения связанные с начальной инициализацией регистров. Потом пишите "else" и всю остальную логику. Дело в том, что синтезатор пытается в нашем коде выделить знаком ...

Создано 03 Август 2010

11. Введение в Verilog, Четвертый урок. Поведенческие блоки.

(Разное)

... ть довольно много выражений связанных между собой, синтезатор переработает их и создаст, возможно, довольно длинные цепи из комбинаторной логики. Например: wire [3:0] a, b, c, d, e; reg [3:0] f, g, ...

Создано 23 Июль 2010

12. Введение в Verilog, Третий урок - арифметика и логика

(Разное)

...  от деления (%). Мне кажется такие вещи обычно лучше избегать для синтеза. Конечно они полезны для написания моделей симуляции. Некоторые чипы могут иметь встроенные умножители, если синтезатор знает о ...

Создано 20 Июль 2010

13. Введение в Verilog, Второй урок. Иерархия проекта.

(Разное)

... (Verilog, VHDL, AHDL, и даже выполнены в виде схемы). На самом деле – это все дело вкуса и возможностей компилятора (синтезатора), а так же требований заказчика. Поскольку у нас уроки Verilog, то будем ...

Создано 07 Июль 2010

14. Синтезатор нот на VERILOG

(Исходный код)

//NOTE FREQUENCY SYNTEZATOR //синтезатор музыкальных нот module note_synt(     input wire clk,       //source clock 5Mhz / вход опорной частоты 5 мегагерц ...

Создано 25 Январь 2010

15. Играем мелодию "Подмосковные вечера"

(Проекты Altera Quartus II для платы Марсоход)

... синтезатора частот и модуль который генерирует последовательность играемых нот.     Я написал эти модули на языке VERILOG – мне так проще и понятней. Вы, если захотите, можете сделать ...

Создано 12 Январь 2010

16. Симуляция проекта с помощью Icarus-Verilog

(Комментарии)

icarus verilog - не является синтезатором. Вряд ли он вам подойдет. Можно попробовать посмотреть в сторону https://github.com/cliffordwolf/yosys - это опен соурсный синтезатор для плис Lattice. ...

Создано 07 Февраль 2017

17. Скоро будет USB программатор!

(Комментарии)

компилятор-синт езатор к микросхемам Альтера может сделать только Альтера. Увы. Но у них есть Quartus II Web Edition для Линукс. Чем плохо?

Создано 14 Июль 2011

18. FM радио передатчик из платы Марсоход2

(Комментарии)

... т.н. "собирательный синтезатор". Только таблица для вычисления частоты опять же не нужна - формула тут та же самая, только теперь в роли M выступает число, которое вы подаете на элементы "И" (один вход ...

Создано 27 Март 2014

19. Текстовый VGA-модуль на VHDL

(Комментарии)

... когда как умножения и деления с остатком наводят на мысли об АЛУ. Мое удивление было в том, что синтезатор понял, что именно нужно, когда вы умножали и делили даже не integer, а вполне конкретные reg. ...

Создано 23 Октябрь 2014