Скачать FPGA проекты, документацию или драйвера

1. Синхронизатор сигнала для CDC на Verilog ...

(Язык описания аппаратуры Verilog HDL)

В языке Verilog HDL для описания синхронизаторов сигналов, пересекающих клоковый домен (CDC, Clock Domain Cross) используются очень простые конструкции. Это понятно, ведь синхронизатор это просто два (редко ...

Создано 24 февраля 2012

2. Видеоадаптер для проекта USBTerm

(Проекты Intel Quartus Prime для платы Марсоход3)

Вот поделюсь первыми результаты по проекту USBTerm. Проект в плате Марсоход3bis стартует, программируется SDRAM, во фреймбуффер экрана записываются несколько вертикальных полос, включается видео развертка, ...

Создано 07 декабря 2015

3. Нестабильность проектов ПЛИС

(Разное)

... проблемы с проектами ПЛИС я рассказал. Тем не менее, на нашем сайте мы уже кое-что писали по поводу стабильности: 1) Передача группы сигналов в другой клоковый домен 2) Синхронизатор сигнала для CDC ...

Создано 22 апреля 2015

4. Базовые принципы построения FIFO.

(Разное)

... помощью группы синхронизаторов (каждый – это два последовательных триггера). При этом, как мы знаем, не все биты могут быть зафиксированы верно: в новом клоковом домене в некоторых битах зафиксируются ...

Создано 16 марта 2012

5. Пример цифровой системы с несколькими тактовыми частотами.

(Разное)

... асинхронного FIFO уже автоматически будут созданы все нужные синхронизаторы для пересечения данных и управляющих сигналов в разные clock domain. Как я уже писал сделать это не очень просто, особенно, когда ...

Создано 16 марта 2012

6. Передача группы сигналов в другой клоковый домен

(Разное)

... Для передачи сигнала из одного клокового домена в другой должны использоваться синхронизаторы – как минимум два последовательных D-триггера. А что, если нам нужно передать не одиночный сигнал, а группу ...

Создано 24 февраля 2012

7. Еще о метастабильности.

(Разное)

... вероятность сбоя будет существенно расти. Чтобы уменьшить влияние возможной метастабильности в схему устройства вводят синхронизаторы. На самом деле – это просто два последовательных триггера. Если ...

Создано 20 февраля 2012

8. Выделение момента изменения сигналов.

(Комментарии)

Данная конструкция не подходит для выделения фронта сигнала, находящегося в другом тактовом домене. Сначала надо привязать signal к тактовому домену clk. Это описано в статье "Синхронизатор сигнала для ...

Создано 26 декабря 2013

9. Синхронизатор сигнала для CDC на Verilog ...

(Комментарии)

Я делаю примерно также, только обычно я ставлю отдельно синхронизатор из 2х DFF, а уже после него фильтр-антидреб езг, плюс если есть входы типа триггер шмитта (есть в maxii) их тоже ставлю, помогает, ...

Создано 03 декабря 2014

10. Передача группы сигналов в другой клоковый домен

(Комментарии)

Описал синхронизатор по алгоритму запрос-подтверж дение, но дизайн ассистенс ругается на то, что передаваемые данные не синхронизирован ы. Req и ack синхронизируютс я. Так и должно быть? ...

Создано 07 августа 2020

11. Передача группы сигналов в другой клоковый домен

(Комментарии)

... о проблемах, которые еще могут встретиться при использовании такого типа синхронизаторов . ...

Создано 25 февраля 2012