Искать

МАРСОХОД

Open Source Hardware Project

1. Язык описания аппаратуры Verilog HDL: (Категория); ... циклы for(...). Часть 5. Синхронная логика и триггера в Verilog HDL. Блокирующее и не блокирующее присваивание. Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла: Отдельная ...; Создано
2. Введение в Verilog. Пятый урок, Синхронная логика.: (Разное); На предыдущих уроках мы уже познакомились с типами источников сигналов, узнали как установить экземпляры разных модулей в свой модуль и как соединить их проводами. Так же мы уже рассмотрели разные арифметические ...; Создано 03 Август 2010
3. Quartus II. Часть3. Регистровая логика.: (Комментарии); Как же хорошо, что я учусь на ВТ =) В нашем предмете "Теория автоматов" многие моменты были рассмотрены... И триггеры, и асинхронная логика, и всякие там счетчики-регист ры и прочие "ужасы" аля автомат ...; Создано 29 Март 2011
4. Декодер: (Комментарии); ... регистр, а СР - это цепочка D-триггеров, т.е. синхронная логика. ...; Создано 02 Август 2013