- 1. Как симулировать проекты Quartus Prime выполненные в схеме?
- (Разное)
- ... Проект использует еще два входных сигнала от кнопочек key1 и key0. Эти сигналы заведены на асинхронный сброс счетчика aclr и на разрешение счета cnt_en. Сигналы на кнопочках на плате притянуты к напряжению ...
- Создано 21 Январь 2017
- 2. Моргаем светодиодами платы Марсоход3
- (Проекты Intel Quartus Prime для платы Марсоход3)
- ... е счета aclr, асинхронный сброс счетчика q, шина выхода счетчика, 32 разряда. На светодиоды идут только 8 старших разрядов счетчика. Сигналы счетчика разрешение счета и сброс подключены к входн ...
- Создано 12 Август 2015
- 3. Нестабильность проектов ПЛИС
- (Разное)
- ... В этом документе написано, какие методы проектирования приветствуются, а каких лучше избегать. Вот краткий перечень, чего лучше не делать: 1) не используйте асинхронный сброс или установку регистров ...
- Создано 22 Апрель 2015
- 4. Анализ исходной системы Amber ARM-compatible core.
- (ARM System-on-Chip)
- ... Поскольку на начальном этапе хочу выкинуть все лишнее и оставить только самое необходимое, то думаю у нас будет пока только несколько входов и выходов: тактовая частота clk, асинхронный сброс reset, два ...
- Создано 13 Сентябрь 2012
- 5. Первый проект для платы Марсоход2
- (Проекты Altera Quartus II для платы Марсоход2)
- ... на асинхронный сброс aclr и разрешение счета cnt_en счетчика LPM_COUNTER. Только четыре выхода счетчика q[25..22] подаются на выходы LED[3..0] проекта и соответственно на светодиоды платы. Таким образом ...
- Создано 06 Сентябрь 2012
- 6. Счетчики.
- (Язык описания аппаратуры Verilog HDL)
- ... у, что ассинхронный сброс или установка как правило используются только в самом начале работы устройства. Двоичный счетчик с синхронным сбросом. Здесь обнуление регистров счетчика происходит по фро ...
- Создано 26 Апрель 2011
- 7. Триггер
- (Язык описания аппаратуры Verilog HDL)
- Визуальные соответствия между написанным на Verilog коде и синтезируемой в аппаратуре логикой Просто триггер (flip-flop). Это просто регистр или триггер - он запоминает входные данные со ...
- Создано 20 Апрель 2011
- 8. Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
- (Intel Quartus Prime)
- ... обавить входы "sset" и "sclr" (синхронная установка и синхронный сброс ): При наличии сигнала на входе "sset" , все триггера , по фронту клока, будет установлены в "1". При наличии сигнала на входе ...
- Создано 31 Март 2011
- 9. USB устройство из платы Марсоход
- (Проекты Altera Quartus II для платы Марсоход)
- ... Verilog. Зараннее хочу попросить прощения у некоторых возможных критиков. В этом модуле кое-где используется ассинхронный сброс триггеров не по прямому назначению (приведение схемы в исходное состояние ...
- Создано 18 Октябрь 2010
- 10. Введение в Verilog. Пятый урок, Синхронная логика.
- (Разное)
- ... то на вход регистра подается ноль. Иначе – загружаются другие полезные данные. Запись в регистр происходит синхронно с фронтом тактовой частоты clock. Ассинхронный сброс c активным сигналом единица описывается ...
- Создано 03 Август 2010
- 11. Блог новичка: Hello World
- (Комментарии)
- Отличная статья, такой стремительный экскурс в счётчики :) Было бы здорово еще добавить про синхронный и асинхронный сброс и разницу между ними. Кодирование интересно изучать на примере конечных автоматов ...
- Создано 01 Сентябрь 2014
МАРСОХОД
Open Source Hardware Project
Подробнее...