Проекты Altera Quartus II для платы Марсоход

1. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

...  Проект использует еще два входных сигнала от кнопочек key1 и key0. Эти сигналы заведены на асинхронный сброс счетчика aclr и на разрешение счета cnt_en. Сигналы на кнопочках на плате притянуты к напряжению ...

Создано 21 января 2017

2. Моргаем светодиодами платы Марсоход3

(Проекты Intel Quartus Prime для платы Марсоход3)

... в компонента можно задать необходимые порты ввода-вывода и разрядность счетчика. В моем случае я выбрал только порты: clock, тактовая частота счетчика cnt_en, разрешение счета aclr, асинхронный сбр ...

Создано 12 августа 2015

3. Нестабильность проектов ПЛИС

(Разное)

Бывает, что есть проект, который вроде бы работает. Как только начинаешь добавлять в него новые модули или какие-то казалось бы небольшие изменения — перестает работать. В чем тут может быть дело? Каким ...

Создано 22 апреля 2015

4. Анализ исходной системы Amber ARM-compatible core.

(ARM System-on-Chip)

... Поскольку на начальном этапе хочу выкинуть все лишнее и оставить только самое необходимое, то думаю у нас будет пока только несколько входов и выходов: тактовая частота clk, асинхронный сброс reset, два ...

Создано 13 сентября 2012

5. Первый проект для платы Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

...  на асинхронный сброс aclr и разрешение счета cnt_en счетчика LPM_COUNTER. Только четыре выхода счетчика q[25..22] подаются на выходы LED[3..0] проекта и соответственно на светодиоды платы. Таким образом ...

Создано 06 сентября 2012

6. Счетчики.

(Язык описания аппаратуры Verilog HDL)

В этой статье я постараюсь рассказать про счетчики, про их описание на Verilog и их схемотехническое представление в RTLViever. Счетчики широко применяются везде, где нужно посчитать число некоторых ...

Создано 26 апреля 2011

7. Триггер

(Язык описания аппаратуры Verilog HDL)

Визуальные соответствия между написанным на Verilog коде и синтезируемой в аппаратуре логикой Просто триггер (flip-flop). Это просто регистр или триггер - он запоминает входные данные со входа d и ...

Создано 20 апреля 2011

8. Quartus II. Часть4. Элементы комбинированной логики. Счетчик.

(Intel Quartus Prime)

... ь входы "sset" и "sclr" (синхронная установка и синхронный сброс ): При наличии сигнала на входе "sset" , все триггера , по фронту клока, будет установлены в "1". При наличии сигнала на входе "sclr" ,  ...

Создано 31 марта 2011

9. USB устройство из платы Марсоход

(Проекты Altera Quartus II для платы Марсоход)

... нужно делать. Вот исходный текст модуля на Verilog. Зараннее хочу попросить прощения у некоторых возможных критиков. В этом модуле кое-где используется ассинхронный сброс триггеров не по прямому назначению ...

Создано 18 октября 2010

10. Введение в Verilog. Пятый урок, Синхронная логика.

(Разное)

На предыдущих уроках мы уже познакомились с типами источников сигналов, узнали как установить экземпляры разных модулей в свой модуль и как соединить их проводами. Так же мы уже рассмотрели разные арифметические ...

Создано 03 августа 2010

11. Блог новичка: Hello World

(Комментарии)

Отличная статья, такой стремительный экскурс в счётчики :) Было бы здорово еще добавить про синхронный и асинхронный сброс и разницу между ними. Кодирование интересно изучать на примере конечных автоматов ...

Создано 01 сентября 2014