Язык описания аппаратуры Verilog HDL

Результат поиска: найдено 28 объектов.

Совпадение
Ограничение области поиска
1. Сумматор с переносом на Verilog HDL ...
(Язык описания аппаратуры Verilog HDL)
Как на языке Verilog HDL реализовать сумматор или вычитатель с переносом ? Вопрос кажется очень простым для тех, кто давно использует язык Verilog, но почему-то оказывается абсолютно непонятным для новичков ...
Создано 04 марта 2013
2. Пошаговая инструкция для Quartus II: сделаем сумматор ...
(Intel Quartus Prime)
... . Если будет нужно нарисовать шину, то используйте Orthogonal Bus Tool. Шаг 18. У меня получилась вот такая схема - это однобитный сумматор с переносом. Я рассказывал о нем вот здесь. Теперь  ...
Создано 11 июля 2010
3. Цифровой КИХ фильтр на Verilog для цветомузыки
(Разное)
... представляет в точности схему, как ее рисуют в книжках: линия задержки на регистрах, умножители по числу регистров задержки, итоговый сумматор. Вот так: В реальном проекте может оказаться, что число ...
Создано 24 декабря 2018
4. Yosys Open SYnthesis Suite
(Разное)
Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...
Создано 14 октября 2018
5. Интел анонсировала выпуск новых FPGA Cyclone 10
(Разное)
... аппаратный блок PCIExpress до Gen2 x4. Кроме того, здесь будут встроенные аппаратные умножители/сумматоры с одинарной точностью и встроенный аппаратный контроллер DDR3. Микросхема выполнена по технологии ...
Создано 15 февраля 2017
6. Майнер Bitcoin на плате Марсоход3
(Проекты Intel Quartus Prime для платы Марсоход3)
...  На блок схеме красными квадратами обозначена функция суммирования слов, я провел зеленые стрелки на рисунке выше от некоторых сумматоров к операторам "плюс" в Verilog представлении алгоритма. Как я ...
Создано 15 декабря 2016
7. КИХ фильтр на Verilog
(Разное)
... Импульсной Характеристикой, IIR - Infinite Impulse Response filter) содержат цепи обратной связи. например, вот такие: Вот тут все иначе. Здесь есть сумматор, который складывает входной сигнал с задержанным ...
Создано 25 апреля 2016
8. Нестабильность проектов ПЛИС
(Разное)
... сумматоры, вычитатели, умножители, мультиплексоры, дешифраторы и всякое другое. Выход логической функции зависит только от сигналов на входах. Внутри логической функции нет запоминающих элементов. Вычисление ...
Создано 22 апреля 2015
9. Эффект Эхо
(Проекты Altera Quartus II для платы Марсоход2)
... звука из гитары ведется на частоте 40КГц. Эта частота берется из PLL. Оцифрованный сигнал поступает на сумматор, который складывает его с задержанным сигналом. Вот фрагмент схемы проекта Altera Quartus ...
Создано 30 декабря 2013
10. Простые советы по стилю Verilog
(Разное)
... функции – это всякие простые И, ИЛИ, НЕТ, исключающее или. Еще сумматоры, вычитатели, сравниватели, мультиплексоры, декодеры. Вот их все в wire и с помощью assign и описываем. Любую комбинационную функцию ...
Создано 18 октября 2013
11. Счетчики.
(Язык описания аппаратуры Verilog HDL)
... событий, да и не только для этого Двоичный счетчик. Вот это просто двоичный счетчик. На входе данных группы триггеров стоит сумматор. Одно из слагаемых для сумматора - это предыдущее значение счетчика, ...
Создано 26 апреля 2011
12. Quartus II. Часть2. Комбинаторная логика.
(Intel Quartus Prime)
... ия сигналов key[1..0] и key[3..2] будут равны. LPM_DECODE - дешифратор: Преобразует бинарный код в позиционный. В данном примере "1" будет на том выходе, номер которого набран на key[2..0]. LPM_ADD_SU ...
Создано 25 марта 2011
13. Изучение САПР Intel Quartus Prime
(Uncategorised)
... проекта, компиляция и прошивка платы Марсоход. Создание проекта двухбитного "сумматора" для платы Марсоход. Симуляция проекта в среде Quartus II. Следующие статьи помогут Вам разобраться со схемотехническим ...
Создано 15 сентября 2010
14. Некоторые итоги...
(Разное)
...  Создание проекта двухбитного "сумматора" для платы Марсоход. Симуляция проекта в среде Quartus II. На мой взгляд этих уроков и Verilog и Quartus должно быть достаточно, что бы пытливый читатель ...
Создано 18 августа 2010
15. Введение в Verilog. Пятый урок, Синхронная логика.
(Разное)
На предыдущих уроках мы уже познакомились с типами источников сигналов, узнали как установить экземпляры разных модулей в свой модуль и как соединить их проводами. Так же мы уже рассмотрели разные арифметические ...
Создано 03 августа 2010
16. Введение в Verilog, Третий урок - арифметика и логика
(Разное)
Сейчас, мы уже знаем про модули, их входные и выходные сигналы и как они могут быть соединены друг с другом. На прошлом уроке  я рассказал, как можно сделать многобитный сумматор. Нужно ли каждый раз, ...
Создано 20 июля 2010
17. Введение в Verilog, Второй урок. Иерархия проекта.
(Разное)
... элементы – и это тоже модули. Используем их в модуле более высокого уровня. Сделаем однобитный сумматор по вот такой схеме: Этот сумматор складывает два однобитных числа a и b. При выполнении сложения ...
Создано 07 июля 2010
18. Пошаговая инструкция: создаем проект Quartus II
(Intel Quartus Prime)
... специальный графический редактор и можно будет вставить в проект разные логические элементы, триггера, регистры, счетчики, сумматоры, мультиплексоры и много еще чего. Потом все эти элементы соединяются ...
Создано 30 июня 2010
19. Программное обеспечение
(Intel Quartus Prime)
... II: Создание первого проекта, компиляция и прошивка платы Марсоход. Создание проекта двухбитного "сумматора" для платы Марсоход.  Симуляция проекта в среде Quartus II.  ...
Создано 21 января 2010
20. Новый (третий) релиз платы "Марсоход"
(Комментарии)
... что это, блин, ПЛИС ! Это не микропроцессор. .. Вот представь, что ты делаешь схему из дискретных элементов... Счетчики, сумматоры, дешифраторы, мультиплексоры, триггеры, логика И, ИЛИ, НЕ... Вот это всё ...
Создано 21 февраля 2011