Sidebar
Смотрите
Тэги
работающего в Ubuntu Linux
Clock Domain Cross
Jukebox
последовательный порт
плата Марсоход
лабиринт
О плате DE10-Standard
synchronizer
Verilog
Ubuntu
технология микросхем
марсоход2
Симуляция
sdram
Программатор
FTDI
TAP Controller
video game Tennis
FPGA
UART
Python
OpenOCD
global clock
Verilog VPI
Icarus
Марсоход3
opencores
HDMI
Stream
Шилд ethernet
MS Visual Studio
Катамаран
не реклама
ползун
Mining
Волшебство
clock domain
Тестбенч приемника USB
Altera Quartus II
фреймбуффер
защелкаб latch
CPLD
МИДИ
Altera
сигналы USB шины
LEDs
Russian Open-Source Hardware
Yosys
MAX10
инерциоид
Комментарии
-
Интел анонсировала выпуск новых FPGA Cyclone 10
09.04.2021 04:40 -
Интел анонсировала выпуск новых FPGA Cyclone 10
07.04.2021 09:01Промокод может быть однократным (один покупатель — одна покупка) или многократным (и сам покупаешь ... -
Verilog System Tasks
26.01.2021 08:48Я вот что-то не совсем понимаю смысла вподобного рода симуляции. Верилог всё-таки не язык программировани ... -
Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором
15.01.2021 11:51Так. Проблема во мне. Я не той стороной вставил плату. Можно удалить мой предыдущий коммент. -
Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором
15.01.2021 08:56Я короче, купил эту плату со встроенным чипом памяти. Включил. И тут чип памяти, походу, короткое ...
На форуме
- Нет сообщений для показа
Язык описания аппаратуры Verilog HDL
- 1. Тест SDRAM или "Фреймбуффер2"
- (Проекты Altera Quartus II для платы Марсоход2)
- Плата Марсоход2 гораздо сложнее нашей первой платы, и прежде чем начинать с ней работу, хорошо бы убедиться в работоспособности всех ее узлов. Значительную их часть можно протестировать с помощью нашего ...
- Создано 13 сентября 2012
Подробнее...