МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 53 объектов.

Поиск:
Искать только в:

Страница 1 из 3

1. Динамический сдвиг фазы частоты с PLL
(Разное)
... муляторе. Здесь в проекте все процессы происходят на частоте c0, и эта же частота подается на scanclk. По спаду этой же частоты устанавливается и сбрасывается phase_step. Тестбенч для симуляции не дел ...
Создано 13 Апрель 2017
2. Симуляция АЦП в ПЛИС MAX10.
(FPGA & CPLD блог)
... нала. Если используются несколько каналов АЦП, то для каждого канала можно задать свой вайл с отсчетами. Тестбенч для симулятора, написанный на Verilog: `timescale 1ns/1ps module tb; initial begin  ...
Создано 13 Март 2017
3. Как симулировать проекты Quartus Prime выполненные в схеме?
(Разное)
... ter_0.v. Теперь уже можно пробовать симулировать получившиеся Verilog файлы в ModelSim. Конечно, для этого нам нужно еще написать testbench. Сделаю самый простой тестбенч, который можно придумать: ` ...
Создано 21 Январь 2017
4. КИХ фильтр на Verilog
(Разное)
...  сумматоров. Теперь главный вопрос - а как убедиться, что это вообще работает? Ну как? да просто! - есть симулятор Verilog. Напишу тестбенч, который будет иммитировать входной сигнал на разных частота ...
Создано 25 Апрель 2016
5. Простой генератор псевдослучайных чисел
(Проекты Altera Quartus Prime для платы Марсоход3)
... , с помощью Altera SignalTap. Но я думаю было бы интересно, например, сделать функциональную симуляцию этих двух модулей: lfsr и serial. Для симуляции нужен тестбенч. Это такая же программа на Verilog ...
Создано 14 Март 2016
6. Демонстрация работы USB хоста для платы Марсоход3bis
(Проект графического терминала USBTerm)
В предыдущей статье я рассказывал, как делал USB хост, как симулировал его с помощью тестбенча. Сейчас я встроил его уже в реальный проект квартуса. Сделал интеграцию verilog модуля usb11ctrl.v в свой ...
Создано 24 Февраль 2016
7. Сложности разработки USB хоста для проекта USBTerm.
(Проект графического терминала USBTerm)
... написан тестбенч, который помогает посмотреть как оно должно работать. Я использую icarus verilog для функциональной симуляции проекта. Исходники можно скачать на github проекта: https://github.com/marsohod4you/UsbHwThinClient4Vm ...
Создано 23 Февраль 2016
8. Видеоадаптер для проекта USBTerm
(Проекты Altera Quartus Prime для платы Марсоход3)
... Это дело пары секунд. Кроме этого, в моем проекте есть тестбенч tb.v, который как бы представляет из себя всю плату: Тестбенч создает тактовую частоту clk_100Mhz, которая идет к модулю top (имитация ...
Создано 07 Декабрь 2015
9. Фотографирование: пульт дистанционного управления к Canon EOS 650D
(Проекты Altera Quartus II для платы Марсоход)
... d_clk, вот так: ir_line <= shift_reg[19] & mod_clk; Возврат в состояние ожидания происходит, когда передающий сдвиговый регистр полностью опустошен: if( shift_reg== 0) state <= 1'b0; Простейший  ...
Создано 28 Сентябрь 2015
10. Симуляция SDRAM контроллера в ModelSim
(Разное)
...  и вижу,что действительно появились новые файлы: 4. Напишем тестбенч для нашего эксперимента. Тут есть проблема мультиязычности. Кто-то больше понимает в Verilog, кто-то в VHDL. У меня, например, опыт ...
Создано 16 Ноябрь 2014
11. Ваш первый проект на Nios II
(Проекты Altera Quartus II для платы Марсоход2)
... ожем создать модель нашей системы для симуляции в ModelSim, а также тестбенч для нее, но в рамках данного проекта мы этого делать не будем, просто сгенерируем HDL-описание (неважно VHDL или Verilog) и с ...
Создано 13 Август 2014
12. Интерфейс Verilog VPI
(Разное)
... числовые значения из модуля на C. Для этих целей определим новые функции system tasks такие как: $setval() и $getval(). Эти функции можно будет вызывать из тестбенча на языке Verilog во время симуляции ...
Создано 24 Январь 2014
13. Симулятор в Quartus v13
(Разное)
Я был абсолютно уверен, что встроенный симулятор в Quartus II уже не вернется. Последняя версия, про которую я знаю, что встроенный симулятор был - это версия 9.1. И вот сейчас я иду по ссылке, ...
Создано 10 Июнь 2013
14. Графический дизайн или текст Verilog/VHDL?
(Разное)
... Проще говоря - это моделирование работы проекта или его модулей. В случае с текстовыми проектами процесс тестирования выглядит так: пишется отдельная программа-тестбенч. Программа тестбенч пишется на том ...
Создано 30 Май 2013
15. FM радио передатчик из платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
...  можно написать тестбенч для модуля на языке Verilog HDL. `timescale 1ns / 1ps module testbench; reg clk500; initial clk500 = 1'b0; always     #1 clk500 = ~clk500; wire nclk; r ...
Создано 06 Май 2013
16. Сумматор с переносом на Verilog HDL
(Язык описания аппаратуры Verilog HDL)
...  Проверить правильность работы сумматора можно написав простой тестбенч. Подаем на входы сумматора разные числа и смотрим результат: `timescale 1ns / 1ns module testbench; reg [7:0]var_a; reg [7:0]var_b; ...
Создано 04 Март 2013
17. Отладка Linux в Amber SoC
(ARM System-on-Chip)
... тестбенча hello-world будет отличие – нужно вставить в модель системы еще модель самой микросхемы SDRAM. Где ее взять? Самое простое – это попробовать использовать какую-то из моделей, которые есть «в ...
Создано 09 Декабрь 2012
18. Проект-исследование счетчика на DET Flip-Flop
(Проекты Altera Quartus II для платы Марсоход2)
... d;   else    q_1 = q_1; //output mux     always @*   q = c ? q_1 : q_0; endmodule Теперь нам нужен тестбенч, который бы тестировал триггер. В тестбенче, на том ...
Создано 17 Ноябрь 2012
19. Симуляция проекта Amber с Icarus Verilog.
(ARM System-on-Chip)
... ой тестбенч. Создан на основе оригинального тестбенча из проекта Amber, который лежит в папке hw/vlog/tb Весь проект лежит на GitHub https://github.com/marsohod4you/Amber-Marsohod2 Сам тестбенч вы мож ...
Создано 24 Сентябрь 2012
20. Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World!
(Исходный код)
//тестбенч для проекта Amber в плате Марсоход2 `timescale 1 ns / 1 ns module tb(); reg sysrst; reg clk_80mhz; reg [31:0] clk_count = 'd0; intege ...
Создано 24 Сентябрь 2012
facebook  GitHub  YouTube  Twitter
Вы здесь: Начало