Скачать FPGA проекты, документацию или драйвера
- 1. Язык описания аппаратуры Verilog HDL
- (Категория)
- ... циклы for(...). Часть 5. Синхронная логика и триггера в Verilog HDL. Блокирующее и не блокирующее присваивание. Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла: Отдельная ...
- Создано
- 2. Создание нового FPGA проекта Intel Quartus Prime с нуля
- (Intel Quartus Prime)
- ... здесь же можно назначить и другие полезные значения, например, подключить вывод к внутреннему подтягивающему резистору или установить на вход триггер Шмидта. Номер сигнала - это обычно строка вида PIN_123. ...
- Создано 03 Ноябрь 2019
- 3. Управление Marble Machine v2
- (FPGA & Verilog блог)
- ... на триггер-переключатель направления качения шаров. Чтобы реализовать эту логику я установил на стойке крана геркон, а на подвижной штанге крана приклеил магнит, думаю их видно хорошо: Плата должна ...
- Создано 10 Сентябрь 2019
- 4. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис
- (MIPSfpga в плате Марсоход3)
- ... сложные: Есть там и про триггера, про карты Карно и автоматы Мура и Мили. В книге вводятся и объясняются понятия временных задержек сигналов, критического пути, импульсной помехи. Цитата: может оказаться, ...
- Создано 29 Июнь 2019
- 5. Проект FTDI-POF
- (Разное)
- ... светодиод 650nm (красный), способный работать на 10MBd. Оптический приемник той же компании AVAGO/Broadcom SFH551/1-1V содержит микролинзу, фотодиод с усилителем и триггером Шмидта. Выход - открытый ...
- Создано 31 Август 2018
- 6. Реализация HDMI в ПЛИС
- (Проекты Intel Quartus Prime для платы Марсоход3)
- ... Property Editor": В его составе есть элемент "DDIO OUT". Он состоит из двух триггеров, выходы которых подключены к паду через мультиплексор. Практически, это уже встроенный в каждый пин сериалайз ...
- Создано 19 Август 2015
- 7. Идея для вашего стартапа.
- (Разное)
- У нас на сайте мы иногда пишем про всякие безумные идеи вроде оптической синхронизации цифровой схемы или про то, что теоретически все триггера в чипе могут быть Double-Edge (и это якобы могло бы повысить ...
- Создано 03 Декабрь 2014
- 8. Игра Жизнь внутри ПЛИС
- (Проекты Altera Quartus II для платы Марсоход2)
- ... в одном единственном регистре-триггере. Вычисление следующего состояния выполняет логическая функция связанная с соседними восемью клетками. Вот так: Если я смогу описать на Verilog поведение одной ...
- Создано 04 Сентябрь 2014
- 9. Блог новичка: Hello World
- (Разное)
- ... ет количество поступивших на его вход импульсов – фронтов тактовой частоты или, в нашем частном случае, нажатий кнопки. Реализовать двоичный счётчик можно как схемотехнически с использованием триггеров, бла ...
- Создано 01 Сентябрь 2014
- 10. Архитектура ПЛИС (FPGA)
- (Разное)
- ... микропроцессоры, в которых пользовательская программа выполняется последовательно, команда за командой. В ПЛИС реализуется именно электронная схема, состоящая из логики и триггеров. Проект для ПЛИС может ...
- Создано 20 Январь 2014
- 11. Простые советы по стилю Verilog
- (Разное)
- ... соответсвовал бы триггеру в схеме, то изучить язык было бы легче. Это имхо. Увы, язык Verilog HDL «очень гибкий» и из-за этого не все так просто. Иногда (и часто), присвоение значения регистру reg не ...
- Создано 18 Октябрь 2013
- 12. Графический дизайн или текст Verilog/VHDL?
- (Разное)
- ... элементы, триггера, синтезировать и оптимизировать netlist. Теперь все таки давайте рассмотрим недостатки и преимущества методов разработки в схеме или в текстовом виде. Условно можно выделить ...
- Создано 30 Май 2013
- 13. FM радио передатчик из платы Марсоход2
- (Проекты Altera Quartus II для платы Марсоход2)
- ... торной логики на входе триггеров. Хотелось бы сделать счетчик максимально надежным, работающим на высокой частоте и поменьше ограничений со стороны быстродействия логических функций. Как бы уменьшить их в ...
- Создано 06 Май 2013
- 14. Исследование колебательного контура
- (Проекты Altera Quartus II для платы Марсоход2)
- ... и фиксируется в триггере. Так мы избавляемся от дребезга контакта. Выходной сигнал триггера идет на выход IO[6] платы, который управляет транзистором. Заодно этот же сигнал поступает еще и на светодиод ...
- Создано 08 Февраль 2013
- 15. Проект-исследование счетчика на DET Flip-Flop
- (Проекты Altera Quartus II для платы Марсоход2)
- ... Если посмотреть внимательно на свойства языка описания аппаратуры Verilog HDL, то оказывается, что в нем похоже НЕТ конструкций, которые бы описывали триггер работающий по фронту и спаду одновременно. ...
- Создано 17 Ноябрь 2012
- 16. Amber ARM впервые работает на плате Марсоход2!
- (ARM System-on-Chip)
- ... проект не стартует, так как я держу кнопку сброса. в SignalTap запускаю логический анализатор, который «подвисает» ожидая сигнала триггера на процессоре i_system_rdy. отпускаю кнопочку ...
- Создано 25 Сентябрь 2012
- 17. Логический анализатор SignalTap.
- (Разное)
- ... с экрана, чтобы показать опции триггера: 7) Тип триггера для начала захвата анализируемых сигналов, количество триггеров и позиция триггера внутри захваченных сигналов. 8) Trigger In - если галочка ...
- Создано 08 Сентябрь 2012
- 18. Базовые принципы построения FIFO.
- (Разное)
- ... помощью группы синхронизаторов (каждый – это два последовательных триггера). При этом, как мы знаем, не все биты могут быть зафиксированы верно: в новом клоковом домене в некоторых битах зафиксируются ...
- Создано 16 Март 2012
- 19. Передача группы сигналов в другой клоковый домен
- (Разное)
- Мы знаем, что такое метастабильность D-триггера, и знаем, как с этим явлением бороться. Цифровая схема может иметь несколько блоков, тактируемых от разных генераторов. Это, так называемые клоковые домены. ...
- Создано 24 Февраль 2012
- 20. Синхронизатор сигнала для CDC на Verilog
- (Язык описания аппаратуры Verilog HDL)
- ... три) последовательных триггера. module synchronizer( input wire signal, input wire clk, output wire signal_sync ); reg a,b; always @(posedge clk) begin ...
- Создано 24 Февраль 2012
Подробнее...