МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 94 объектов.

Поиск:
Искать только в:

Страница 1 из 5

1. Язык описания аппаратуры Verilog HDL
(Категория)
... циклы for(...). Часть 5. Синхронная логика и триггера в Verilog HDL. Блокирующее и не блокирующее присваивание. Еще, все наше краткое описание можно выкачать сразу в виде одного PDF файла: Отдельная ...
Создано
2. Проект FTDI-POF
(Разное)
... светодиод 650nm (красный), способный работать на 10MBd. Оптический приемник той же компании AVAGO/Broadcom SFH551/1-1V содержит микролинзу, фотодиод с усилителем и триггером Шмидта. Выход - открытый ...
Создано 31 Август 2018
3. Реализация HDMI в ПЛИС
(Проекты Altera Quartus Prime для платы Марсоход3)
...  Property Editor": В его составе есть элемент "DDIO OUT". Он состоит из двух триггеров, выходы которых подключены к паду через мультиплексор. Практически, это уже встроенный в каждый пин сериалайз ...
Создано 19 Август 2015
4. Идея для вашего стартапа.
(Разное)
У нас на сайте мы иногда пишем про всякие безумные идеи вроде оптической синхронизации цифровой схемы или про то, что теоретически все триггера в чипе могут быть Double-Edge (и это якобы могло бы повысить ...
Создано 03 Декабрь 2014
5. Игра Жизнь внутри ПЛИС
(Проекты Altera Quartus II для платы Марсоход2)
... в одном единственном регистре-триггере. Вычисление следующего состояния выполняет логическая функция связанная с соседними восемью клетками. Вот так: Если я смогу описать на Verilog поведение одной ...
Создано 04 Сентябрь 2014
6. Блог новичка: Hello World
(Разное)
... ет количество поступивших на его вход импульсов – фронтов тактовой частоты или, в нашем частном случае, нажатий кнопки. Реализовать двоичный счётчик можно как схемотехнически с использованием триггеров, бла ...
Создано 01 Сентябрь 2014
7. Архитектура ПЛИС (FPGA)
(Разное)
... микропроцессоры, в которых пользовательская программа выполняется последовательно, команда за командой. В ПЛИС реализуется именно электронная схема, состоящая из логики и триггеров. Проект для ПЛИС может ...
Создано 20 Январь 2014
8. Простые советы по стилю Verilog
(Разное)
... соответсвовал бы триггеру в схеме, то изучить язык было бы легче. Это имхо. Увы, язык Verilog HDL «очень гибкий» и из-за этого не все так просто. Иногда (и часто), присвоение значения регистру reg не ...
Создано 18 Октябрь 2013
9. Графический дизайн или текст Verilog/VHDL?
(Разное)
... элементы, триггера, синтезировать и оптимизировать netlist. Теперь все таки давайте рассмотрим недостатки и преимущества методов разработки в схеме или в текстовом виде. Условно можно выделить ...
Создано 30 Май 2013
10. FM радио передатчик из платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
... торной логики на входе триггеров. Хотелось бы сделать счетчик максимально надежным, работающим на высокой частоте и поменьше ограничений со стороны быстродействия логических функций. Как бы уменьшить их в ...
Создано 06 Май 2013
11. Исследование колебательного контура
(Проекты Altera Quartus II для платы Марсоход2)
... и фиксируется в триггере. Так мы избавляемся от дребезга контакта. Выходной сигнал триггера идет на выход IO[6] платы, который управляет транзистором. Заодно этот же сигнал поступает еще и на светодиод ...
Создано 08 Февраль 2013
12. Проект-исследование счетчика на DET Flip-Flop
(Проекты Altera Quartus II для платы Марсоход2)
... Если посмотреть внимательно на свойства языка описания аппаратуры Verilog HDL, то оказывается, что в нем похоже НЕТ конструкций, которые бы описывали триггер работающий по фронту и спаду одновременно. ...
Создано 17 Ноябрь 2012
13. Amber ARM впервые работает на плате Марсоход2!
(ARM System-on-Chip)
... проект не стартует, так как я держу кнопку сброса. в SignalTap запускаю логический анализатор, который «подвисает» ожидая сигнала триггера на процессоре i_system_rdy. отпускаю кнопочку ...
Создано 25 Сентябрь 2012
14. Логический анализатор SignalTap.
(Разное)
... с экрана, чтобы показать опции триггера: 7) Тип триггера для начала захвата анализируемых сигналов, количество триггеров и позиция триггера внутри захваченных сигналов. 8) Trigger In - если галочка ...
Создано 08 Сентябрь 2012
15. Базовые принципы построения FIFO.
(Разное)
... помощью группы синхронизаторов (каждый – это два последовательных триггера). При этом, как мы знаем, не все биты могут быть зафиксированы верно: в новом клоковом домене в некоторых битах зафиксируются ...
Создано 16 Март 2012
16. Передача группы сигналов в другой клоковый домен
(Разное)
Мы знаем, что такое метастабильность D-триггера, и знаем, как с этим явлением бороться. Цифровая схема может иметь несколько блоков, тактируемых от разных генераторов. Это, так называемые клоковые домены. ...
Создано 24 Февраль 2012
17. Синхронизатор сигнала для CDC на Verilog
(Язык описания аппаратуры Verilog HDL)
... три) последовательных триггера. module synchronizer(    input wire signal,    input wire clk,    output wire signal_sync ); reg a,b; always @(posedge clk) begin    ...
Создано 24 Февраль 2012
18. Еще о метастабильности.
(Разное)
... тактовой частоте. Здесь возможны проблемы... Предположим, что мы хотим «поймать» внешнее событие с помощью D-триггера. Такой триггер запоминает сигнал на входе D и выдает его на выход Q в момент ...
Создано 20 Февраль 2012
19. О нестабильности проектов.
(Разное)
... , вернемся к самому началу – предупреждению компилятора о гейте на клоке. Gate на сигнале тактовой частоты – это действительно не хорошо и может стать серьезной проблемой. На входы тактовой частоты триггер ...
Создано 02 Февраль 2012
20. ПЛИС внутри ПЛИС
(Проекты Altera Quartus II для платы Марсоход)
... Table (LUT) и одного регистра-триггера. Как вы знаете, цифровые схемы работают синхронно с тактовой частотой. С каждым импульсом тактовой частоты схема переходит в следующее состояние. Все состояние схемы ...
Создано 19 Июнь 2011
ВКонтакте  facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Статьи о разном