ARM System-on-Chip

1. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... 000; $finish(); end endmodule Одна из трудностей, которая может встретиться на этом пути исследования USB сигналов - необходимо проследить быстро протекающие процессы на большом промежутке времени.  ...

Создано 18 Март 2020

2. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... ы делали архивы проектов, которые можно было бы скачать в разделе загрузки на нашем сайте. Теперь же в основном, мы публикуем проекты на github. Теперь смотрите этот проект вот здесь: https://github.com/marsohod4you/fpga_s ...

Создано 01 Сентябрь 2019

3. Цветомузыка в FPGA

(Проекты Intel Quartus Prime для платы Марсоход3)

Поздравляем с Новым Годом! Новый Год 2019 стучится в двери и мы к нему уже готовы: FPGA проект "цветомузыка" готов и можно звать гостей на дискотеку. На этих видео смотрите, как оно работает: 1xBDMNPwjMA ...

Создано 30 Декабрь 2018

4. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

... file("out.vcd");   $dumpvars(0,LED_tape_TB);   #1000000;   $finish(0); end endmodule Тестбенч смотрит запрашиваемый номер пикселя, его младшие три бита и на их основании формирует ...

Создано 25 Декабрь 2018

5. Компилируем и испытываем процессор MIPSfpga в плате Марсоход3

(MIPSfpga в плате Марсоход3)

... - остается "последовательным портом" и через него можно передавать данные в ПЛИС и из ПЛИС. Посмотрите номер порта в диспетчере устройств. У меня сейчас это COM17 Возможно скрипт 10_upload_to_the_board_usi ...

Создано 10 Ноябрь 2017

6. Точное измерение интервалов времени с помощью ПЛИС

(Проекты Intel Quartus Prime для платы Марсоход3)

... sp; Тем не менее, мне кажется, что и 200 пикосекунд разрешения при измерении - это довольно хороший результат. Днем позже немного зачеркнул здесь.. Оказывается в проекте просто была ошибка.. Смотр ...

Создано 17 Апрель 2017

7. Интел анонсировала выпуск новых FPGA Cyclone 10

(Разное)

...  Интересно сравнить "комплектацию" новых Cyclone 10LP и старых Cyclone III. Выдержки из документации на обе микросхемы представлены ниже. Посмотрите, какие будут Cyclone 10LP: И теперь интересно ...

Создано 15 Февраль 2017

8. SDR радио приемник.

(Проекты Altera Quartus II для платы Марсоход2)

... либо отбросить старшие либо отбросить и округлить младшие.. Вот смотрите, что дает визард: Не простая задача на самом деле. Мы выбрали отбросить старшие 5 бит и будем передавать в ПК только 32 младших ...

Создано 04 Май 2016

9. Verilog State Machine Framework

(Проекты Intel Quartus Prime для платы Марсоход3)

... этими знаниями я написал несколько макросов Verilog для своего псевдо языка программирования Verilog State Machine Framework. Вот сразу посмотрите на такой код: `xprogram(64); `xstep; `xstep; `xstep; ...

Создано 24 Октябрь 2015

10. Нестабильность проектов ПЛИС

(Разное)

... сумматор 4х битных чисел. Значит он будет вычислять дольше. Посмотрите на рисунок выше. Здесь изображены несколько регистров и в овалах — логика. Например, есть блок логики который выполняется ...

Создано 22 Апрель 2015

11. Амплитудная модуляция

(Разное)

... позитивной ноте, но, вспомнил еще один ньюанс. Смотрите. В моих вычислениях выходной сигнал получился знаковый 16-ти битный. Я собираюсь сделать модуляцию внутри ПЛИС и вычисленные значения выдавать на цифр ...

Создано 10 Апрель 2015

12. Игра Жизнь внутри ПЛИС

(Проекты Altera Quartus II для платы Марсоход2)

... в модулей. Смотрите как это работает: module torus(     input wire clk,     output wire [TORUS_WIDTH*TORUS_HEIGHT-1:0]torusv, ); parameter TORUS_WIDTH  = 32; paramet ...

Создано 04 Сентябрь 2014

13. Простые советы по стилю Verilog

(Разное)

... будет никаких запоминающих регистров-триггеров, а будет только логика. Скомпилируйте такою конструкцию в Quartus II и посмотрите в Tools => Netlist Viewers => RTL Viewer: Запись @* обозначает, ...

Создано 18 Октябрь 2013

14. Симулятор в Quartus v13

(Разное)

...  проект, выполненный в схеме. Все действие происходит в среде свеженького Quartus II v13. Интересненько... В принципе, посмотрите это видео - там все понятно, хоть и по английски, говорит, профессо ...

Создано 10 Июнь 2013

15. Графический дизайн или текст Verilog/VHDL?

(Разное)

... генерировать и вставлять в проект взаимосвязанные экземпляры других модулей. Например, посмотрите вот такой код на языке Verilog: module inst_loop (     input wire clock,    ...

Создано 30 Май 2013

16. FM радио передатчик из платы Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

... лавная часть нашего устройства. Расскажу о нем подробнее. Не знаю, не перемудрил ли я здесь, но надеюсь, что мое техническое решение оказалось правильным. Смотрите, вот простой делитель на 5, написа ...

Создано 06 Май 2013

17. Использование троичной логики в ПЛИС Альтера

(Разное)

...  Вместо понятия бит в троичных компьютерах используется понятие трит. Триты передаются между вычислительными узлами, как и биты по одному проводу, только используется многоуровневый сигнал. Например, может ...

Создано 01 Апрель 2013

18. Отладка Linux в Amber SoC

(ARM System-on-Chip)

... если непонятна проблема, то опять начинай сначала. В конце концов я подобрался к довольно странной ситуации. Вот смотрите. Я изменил в файле исходников ядра Linux arch/arm/kernel/process.c функцию arch_kernel_thread: ...

Создано 09 Декабрь 2012

19. Голосовое управление платой с помощью телефона

(Разное)

... речи. Смотрите, что получается: Плата Марсоход подключена к телефону с ОС Android через аудио разъем. На телефоне запускаю мой скрипт на Python. Вот такой: import android droid = android.Android() ...

Создано 12 Июнь 2012

20. Программатор MBFTDI в среде Altera Quartus II

(Intel Quartus Prime)

... для Quartus II нужно выполнить следующее: Подключить программатор MBFTDI кабелем USB к компьютеру с ОС Windows. Убедиться, что устройство обнаружено и драйвера FTDI уже установлены. Для этого, посмотрите ...

Создано 19 Март 2012