Язык описания аппаратуры Verilog HDL

1. Симуляция SDRAM контроллера в ModelSim

(Разное)

...  проект на заданной частоте. При этом, глядя на временные диаграммы сигналов временной диаграммы бывает довольно трудно понять, почему же этот вдруг сдвинутый фронт сигнала находится именно здесь. Поэтому ...

Создано 16 Ноябрь 2014

2. Проект-исследование счетчика на DET Flip-Flop

(Проекты Altera Quartus II для платы Марсоход2)

... цифровые схемы используют только один фронт сигнала тактовой частоты? Почему нельзя использовать и фронт и спад?  Существуют ли в природе регистры, которые могли бы запоминать состояние и по фронту ...

Создано 17 Ноябрь 2012

3. Еще о метастабильности.

(Разное)

... положительного перепада (фронта) сигнала на входе C. К сожалению (а может к счастью), в реальном мире события не происходят мгновенно.  Сам фронт сигнала тактовой частоты немного растянут во времени, ...

Создано 20 Февраль 2012

4. Выделение момента изменения сигналов.

(Язык описания аппаратуры Verilog HDL)

Вот простая задача: выделение момента изменения длительного сигнала. Я выделил ее в отдельную статью, потому, что это весьма часто используемый технический прием. Такие вещи приходится писать довольно ...

Создано 20 Апрель 2011

5. Странная идея

(Разное)

... мгновенно, а с конечной скоростью. Кроме того, длина проводника определяет его емкость. Чем больше емкость – тем труднее сделать сигнал с крутыми фронтами. Если фронт сигнала тактовой частоты поступает ...

Создано 10 Ноябрь 2010

6. Пошаговая инструкция для Quartus II: Симуляция проекта

(Intel Quartus Prime)

... нуле, затем держится в единице во время спада сигнала C и, напоследок, D держится в единице, когда идет фронт сигнала C. Искусство симуляции состоит в том, чтобы проверить как можно больше важных возможных ...

Создано 10 Август 2010

7. Введение в Verilog. Пятый урок, Синхронная логика.

(Разное)

... D, когда на втором входе C (обозначен треугольничком)  появляется фронт сигнала. Фронт сигнала - это момент, когда входная линия переходит из состояния ноль в единицу. Один такой триггер запоминает ...

Создано 03 Август 2010

8. Проект-исследование счетчика на DET Flip-Flop

(Комментарии)

1. Почему цифровые схемы используют только один фронт сигнала тактовой частоты? Неправда. Возьмите, например, схему деления частоты на 3 (с результатом в виде меандра). Осуществляется деление на 6, задержка ...

Создано 19 Ноябрь 2012

9. Точное измерение интервалов времени с помощью ПЛИС

(Комментарии)

Попробовал двигать фазу генератора тестового сигнала в своем ~1Гвыб/сек стробоскопе. Фронт сигнала ~1нс, сдвиг фазы на 100пс смещает видимую ступеньку фронта на 1/10 амплитуды, как и ожидал. ...

Создано 18 Апрель 2017