Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

FPGA Играем мелодию Подмосковные вечера Canon RC6 конкурс Введение в Verilog Пятый урок С праздником! Музыка Марсополз или Ползун Verilog HDL Verilog проект ПЛИС внутри ПЛИС Altera JTAG Модуль USB функции ALTERA шаговый двигатель новая плата Марсоход ПЛИС Passive Serial АЦП Плата Марсоход Quartus II Фотографирование вычитатель Modelsim температура Посох Деда Мороза Initial Ram Disk SoC Amber opencores Простая USB функция синтезатор Программатор USB LFSR jtagserver Изменения на сайте ИК пульт Лабиринт Stratix 10 симуляция serial port Опять 25 1 через редактор Waveform Update Атака Linux и USB ScratchBoard В Санкт-Петербурге

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 11 объектов.

Совпадение
Ограничение области поиска
1. Язык описания аппаратуры Verilog HDL
(Категория)
...  Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию ...
Создано 30 ноября -0001
2. FPGA & Verilog блог
(Категория)
FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, Марсоход3. ...
Создано 21 декабря 2014
3. Простые советы по стилю Verilog
(Разное)
... соответсвовал бы триггеру в схеме, то изучить язык было бы легче. Это имхо. Увы, язык Verilog HDL «очень гибкий» и из-за этого не все так просто. Иногда (и часто), присвоение значения регистру reg не ...
Создано 18 октября 2013
4. Сумматор с переносом на Verilog HDL
(Язык описания аппаратуры Verilog HDL)
Как на языке Verilog HDL реализовать сумматор или вычитатель с переносом ? Вопрос кажется очень простым для тех, кто давно использует язык Verilog, но почему-то оказывается абсолютно непонятным для новичков ...
Создано 04 марта 2013
5. Преобразование кода Грея в двоичное число
(Язык описания аппаратуры Verilog HDL)
... SIZE-1:i] вместо (gray>>i) не получится. Компилятор Verilog выдаст ошибку. Язык Verilog не позволяет выбрать часть бит из шины если один из индексов это переменная. Модули gray2bin_v2 и gray2bin_v3 оп ...
Создано 12 апреля 2012
6. Введение в Verilog. Пятый урок, Синхронная логика.
(Разное)
... – то есть выход триггера может спокойно подаваться на его вход прямо или через другую логику.   Язык Verilog позволяет легко описать синхронные процессы. Описание синхронной логики в поведенческом ...
Создано 03 августа 2010
7. Введение в Verilog, Четвертый урок. Поведенческие блоки.
(Разное)
... Такой код, когда его много, не очень легко читать. Чтобы сделать язык Verilog более выразительным, он имеет так называемые "always" блоки. Они используются при описании системы с помощью поведенческих блоко ...
Создано 23 июля 2010
8. Сделаем игру Волк-Коза-Капуста
(Проекты Altera Quartus II для платы Марсоход)
Нашел замечательную статью “Самостоятельное изучение схемотехники. Синтез автоматов на триггерах. Часть 1” на Хабре. В статье рассматривался интересный пример создания игры «Волк-Коза-Капуста». Попробую ...
Создано 14 июня 2010
9. Простые советы по стилю Verilog
(Комментарии)
так а чего там сложного то? В пятом уроке по верилогу на этом сайте все на пальцах расписано. Достаточно самому проделать примеры. Или вот: module blockornoblock ( input wire clk, input wire ena, output ...
Создано 27 ноября 2013
10. Простые советы по стилю Verilog
(Комментарии)
За полтора года, сколько я болею болезнью ПЛИС Altera, изучил язык Verilog ;) даже пшу на нем рабочие модули... но так и не постиг до конца таинственную логику блокирующих и неблокирующих присвоений....с ...
Создано 09 ноября 2013
11. Простые советы по стилю Verilog
(Комментарии)
За полтора года, сколько я болею болезнью ПЛИС Altera, изучил язык Verilog, могу писать на нем различные модули. Но вот почему то не могу себя заставить отказаться от графического интерфейса, особенно ...
Создано 21 октября 2013

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Телескоп Модель фуникулера winrad dll ИК пульт к компьютеру Симуляция проекта MAX II типы сигналов testbench Описание интерфейса PS2 Verilog HDL Зависимости Сделаем САМИ простое непростое USB устройство Brainfuck новая плата Марсоход Счетчик в коде Грея дешифратор FIFO Altera Quartus II плата Марсоход FPGA примеры проектов Марсоход2 Tkinter Техническое зрение Intel UsbBlaster Android тестбенч удаленное управление Verilog Открываем форум! MAX II UFM амплитудная модуляция радио MBFTDI SignalTap спектр coprocessor Serial Jukebox MAX10 измерение частоты тона Эффект Эхо Плата Марсоход2 JTAG Marsohod2 Icarus Verilog Jtag Server

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама