Результат поиска: найдено 11 объектов.

Совпадение
Ограничение области поиска
1. Язык описания аппаратуры Verilog HDL
(Категория)
...  Язык Verilog был разработан в 1984-1985 году Филом Морби (Phil Moorby) во время его работы в компании Gateway Design Automation. Тогда же появился первый Верилог симулятор: Verilog-XL. Позже компанию ...
Создано 30 ноября -0001
2. FPGA & Verilog блог
(Категория)
FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, Марсоход3. ...
Создано 21 декабря 2014
3. Простые советы по стилю Verilog
(Разное)
... соответсвовал бы триггеру в схеме, то изучить язык было бы легче. Это имхо. Увы, язык Verilog HDL «очень гибкий» и из-за этого не все так просто. Иногда (и часто), присвоение значения регистру reg не ...
Создано 18 октября 2013
4. Сумматор с переносом на Verilog HDL
(Язык описания аппаратуры Verilog HDL)
Как на языке Verilog HDL реализовать сумматор или вычитатель с переносом ? Вопрос кажется очень простым для тех, кто давно использует язык Verilog, но почему-то оказывается абсолютно непонятным для новичков ...
Создано 04 марта 2013
5. Преобразование кода Грея в двоичное число
(Язык описания аппаратуры Verilog HDL)
... SIZE-1:i] вместо (gray>>i) не получится. Компилятор Verilog выдаст ошибку. Язык Verilog не позволяет выбрать часть бит из шины если один из индексов это переменная. Модули gray2bin_v2 и gray2bin_v3 оп ...
Создано 12 апреля 2012
6. Введение в Verilog. Пятый урок, Синхронная логика.
(Разное)
... – то есть выход триггера может спокойно подаваться на его вход прямо или через другую логику.   Язык Verilog позволяет легко описать синхронные процессы. Описание синхронной логики в поведенческом ...
Создано 03 августа 2010
7. Введение в Verilog, Четвертый урок. Поведенческие блоки.
(Разное)
... Такой код, когда его много, не очень легко читать. Чтобы сделать язык Verilog более выразительным, он имеет так называемые "always" блоки. Они используются при описании системы с помощью поведенческих блоко ...
Создано 23 июля 2010
8. Сделаем игру Волк-Коза-Капуста
(Проекты Altera Quartus II для платы Марсоход)
Нашел замечательную статью “Самостоятельное изучение схемотехники. Синтез автоматов на триггерах. Часть 1” на Хабре. В статье рассматривался интересный пример создания игры «Волк-Коза-Капуста». Попробую ...
Создано 14 июня 2010
9. Простые советы по стилю Verilog
(Комментарии)
так а чего там сложного то? В пятом уроке по верилогу на этом сайте все на пальцах расписано. Достаточно самому проделать примеры. Или вот: module blockornoblock ( input wire clk, input wire ena, output ...
Создано 27 ноября 2013
10. Простые советы по стилю Verilog
(Комментарии)
За полтора года, сколько я болею болезнью ПЛИС Altera, изучил язык Verilog ;) даже пшу на нем рабочие модули... но так и не постиг до конца таинственную логику блокирующих и неблокирующих присвоений....с ...
Создано 09 ноября 2013
11. Простые советы по стилю Verilog
(Комментарии)
За полтора года, сколько я болею болезнью ПЛИС Altera, изучил язык Verilog, могу писать на нем различные модули. Но вот почему то не могу себя заставить отказаться от графического интерфейса, особенно ...
Создано 21 октября 2013