MAX II FPGA Quartus II синус установка SMD на плату FIFO phase shift TFilter ENDDR crosstool-ng модуль на Verilog симуляция Altera Quartus II Пожар в ДатаЦентре 7-segment Ethernet условное исполнение LFSR защелка Tkinter MPSSE JTAG связь через USB web server Игра River Raid плата Марсоход Частотомер clock domain видеоадаптер Артефакты разработчика CPLD Идея сайта Cyclone III SDRAM contest MIPSfpga синхронное FIFO USB устройство программатор MBFTDI Windows работа над ошибками фаза DETFF Verilog Gray Code тестбенч Последовательный порт toolchain ползун blake8