Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Altera OpenOCD Quartus II измерение частоты тона Music FPGA ПЛИС serial port Verilog синхронизатор MAX10 Марсоход FTDI Quartus Prime ИК приемник MCY112 Enigma командировка Умный дом Verilog пила 1 с программатором MBFTDI последовательный порт Плата Марсоход2 программатор MBFTDI марсоход blake8 Волк-Коза-Капуста первый вариант FT2232HL epm7032S MAX II демультиплексор Intel Некоторые итоги ИК пульт к компьютеру ПЛИС Verilog примеры Управление Marble Machine v2 отладка CPLD Эмоции SDR radio логические функции miner форсунки crosstool-ng цветомузыка Плата Марсоход3 АЦП Megafunction Wizard Plu-In Manager

Комментарии

  • Введение в Verilog, Четвертый урок. Поведенческие блоки.

    Андрей_С. 30.09.2023 22:56
    А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...

    Подробнее...

     
  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты

Результат поиска: найдено 0 объектов.

Совпадение
Ограничение области поиска

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

MBFTDI Quartus Prime Design Software v15 MAX II mbftdi Quartus Prime Tennis boot-loader UART Новогодняя елка 2017! Фазовая модуляция Altera фаза USBTerm Verilog ПЛИС капча Катамаран Часть 1 Атлантис в космосе ЛУТ Двигаться по полосе датчик колебательный контур dumpvars проект Quartus II Quartus II WS2812B модули Verilog FPGA проект механика Amber SoC TCL Script System Verilog MAX10 bitbang Терминал VT100 MIPSfpga день радио Step Motor video game Tennis synchronizer тестбенч Марс3 counter mbftdi - SVF Player синтез частоты кошка Марсоход2bis назначения в проекте

Комментарии

  • Введение в Verilog, Четвертый урок. Поведенческие блоки.

    Андрей_С. 30.09.2023 22:56
    А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...

    Подробнее...

     
  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама