Sidebar
×
Смотрите
Главная
FPGA блог
Форум
С чего начать?
Проекты
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
Verilog
механика
System Verilog
Scratch
Видеоигра Теннис
Altera Quartus II
FPGA
ПЛИС
ИК управление
Описание протокола PS
2 для мыши и клавиатуры
сигнал
Amber
язык Verilog
flip-flop
Телескоп
ModelSim
Altera
Часть 1
MIDI
плата Марсоход
USB function
MA3128 совместно с OrangePi-PC2
измерение частоты тона
ПЛИС
Программатор
САПР
Quartus II
микроконтроллер
Timer
LMX9838
Опять 25
ENDIR
Светодиодная реклама
двигатели
Bluetooth управление
Bootloader
проект Quartus II
Serial Vector Format File
Новая версия 1
SignalTap
cgminer
Видеоигра Питон
кошка
геркон
иллюминация
Марсоход3
Книга о Verilog
Модель фуникулера
Итак
Комментарии
Введение в Verilog, Четвертый урок. Поведенческие блоки.
Андрей_С.
30.09.2023 22:56
А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...
Подробнее...
Плата Марсоход3GW (Gowin)
afad
07.09.2023 17:51
Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...
Подробнее...
Передаем Ethernet-пакет
Dmitriy D
07.09.2023 05:46
Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...
Подробнее...
Передаем Ethernet-пакет
umarsohod
06.09.2023 11:41
Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...
Подробнее...
Передаем Ethernet-пакет
Dmitriy D
06.09.2023 08:49
Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
Проекты
MA3128
Проекты
MCY112
Проекты
Марсоход3GW
Проекты
Шилд Ethernet
Шилд разъемов
Шилд 7-ми сегментного индикатора
Марсоход2
Описание платы Марсоход2
Описание платы Марсоход2bis
Проекты
Amber ARM SoC
Шилд разъемов
Шилд 7-ми сегментного индикатора
Шилд Ethernet
Марсоход2RPI
Проекты
Результат поиска: найдено
0
объектов.
Совпадение
Все слова
Любое из слов
Точное совпадение
Порядок
Новые первыми
Старые первыми
Популярные первыми
По алфавиту
Категория
Ограничение области поиска
Категории
Контакты
Материалы
Ленты новостей
Ссылки
Комментарии
Смотрите
Главная
FPGA блог
Форум
С чего начать?
Проекты
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
форсунки
COUNTER
делитель частоты
Небо в феврале
USBTerm
Altera
MAX II
USB host
программатор MBFTDI
audacity
SignalTap
Scratch
ROSH 10
ПЛИС
инструкция
схемотехника
тестбенч
Счетчик в коде Грея
КИХ
демультиплексор
Марс3
Интерфейс Verilog VPI
удаленное управление
Intel
Анонс новой платы
JTAG
LEDs
сдвиг фазы PLL
машинка
ПИ-Гаджет
система на кристалле
плата Марсоход
MCY112
Лазерный проектор
Презентация
инерциоид
Verilog примеры
M02mini
Bootloader
Марсоход2RPI
бренд
текстовый дисплей
front edge
технология микросхем
Итак
Зажигаем ёлку!
Санкт-Петербург
FTDI
tesbench
MAX10
Комментарии
Введение в Verilog, Четвертый урок. Поведенческие блоки.
Андрей_С.
30.09.2023 22:56
А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...
Подробнее...
Плата Марсоход3GW (Gowin)
afad
07.09.2023 17:51
Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...
Подробнее...
Передаем Ethernet-пакет
Dmitriy D
07.09.2023 05:46
Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...
Подробнее...
Передаем Ethernet-пакет
umarsohod
06.09.2023 11:41
Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...
Подробнее...
Передаем Ethernet-пакет
Dmitriy D
06.09.2023 08:49
Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...
Подробнее...
На форуме
Нет сообщений для показа
Реклама
Подробнее...